Timing Analyzer report for FIFO_16_16
Wed Aug 09 02:35:31 2006
Version 4.2 Build 157 12/07/2004 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Clock Setup: 'clock'
  6. tsu
  7. tco
  8. th
  9. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2004 Altera Corporation
Any  megafunction  design,  and related netlist (encrypted  or  decrypted),
support information,  device programming or simulation file,  and any other
associated  documentation or information  provided by  Altera  or a partner
under  Altera's   Megafunction   Partnership   Program  may  be  used  only
to program  PLD  devices (but not masked  PLD  devices) from  Altera.   Any
other  use  of such  megafunction  design,  netlist,  support  information,
device programming or simulation file,  or any other  related documentation
or information  is prohibited  for  any  other purpose,  including, but not
limited to  modification,  reverse engineering,  de-compiling, or use  with
any other  silicon devices,  unless such use is  explicitly  licensed under
a separate agreement with  Altera  or a megafunction partner.  Title to the
intellectual property,  including patents,  copyrights,  trademarks,  trade
secrets,  or maskworks,  embodied in any such megafunction design, netlist,
support  information,  device programming or simulation file,  or any other
related documentation or information provided by  Altera  or a megafunction
partner, remains with Altera, the megafunction partner, or their respective
licensors. No other licenses, including any licenses needed under any third
party's intellectual property, are provided herein.



+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                      ;
+------------------------------+-------+---------------+----------------------------------+------------+--------------------------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From       ; To                             ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+------------+--------------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 6.300 ns                         ; fifo_in[3] ; altdpram:ram_rtl_0|q[3]~reg_in ;            ; clock    ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 7.800 ns                         ; counter[0] ; fifo_empty                     ; clock      ;          ; 0            ;
; Worst-case th                ; N/A   ; None          ; -0.100 ns                        ; read       ; counter[0]                     ;            ; clock    ; 0            ;
; Clock Setup: 'clock'         ; N/A   ; None          ; 131.58 MHz ( period = 7.600 ns ) ; counter[0] ; fifo_out[9]~reg0               ; clock      ; clock    ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;            ;                                ;            ;          ; 0            ;
+------------------------------+-------+---------------+----------------------------------+------------+--------------------------------+------------+----------+--------------+


+------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                             ;
+-------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                ; Setting            ; From ; To ; Entity Name ;
+-------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                           ; EP1K10TC100-1      ;      ;    ;             ;
; Timing Models                                         ; Final              ;      ;    ;             ;
; Number of source nodes to report per destination node ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                 ; 10                 ;      ;    ;             ;
; Number of paths to report                             ; 200                ;      ;    ;             ;
; Report Minumum Timing Checks                          ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                ; Off                ;      ;    ;             ;
; Report IO Paths Separately                            ; Off                ;      ;    ;             ;
; Clock Analysis Only                                   ; Off                ;      ;    ;             ;
; Default hold multicycle                               ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains             ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                ; On                 ;      ;    ;             ;
; Cut off clear and preset signal paths                 ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                        ; On                 ;      ;    ;             ;
; Ignore Clock Settings                                 ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements               ; Off                ;      ;    ;             ;
; Do Min/Max analysis using Rise/Fall delays            ; Off                ;      ;    ;             ;
; Enable Recovery/Removal analysis                      ; Off                ;      ;    ;             ;
; Use Clock Latency for PLL offset                      ; Off                ;      ;    ;             ;
+-------------------------------------------------------+--------------------+------+----+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                               ;
+-----------------+--------------------+----------+------------------+----------+-----------------------+---------------------+--------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ;
+-----------------+--------------------+----------+------------------+----------+-----------------------+---------------------+--------+
; clock           ;                    ; User Pin ; NONE             ; NONE     ; N/A                   ; N/A                 ; N/A    ;
+-----------------+--------------------+----------+------------------+----------+-----------------------+---------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clock'                                                                                                                                                                                                                                        ;
+-----------------------------------------+-----------------------------------------------------+--------------+----------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From         ; To                               ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+--------------+----------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 131.58 MHz ( period = 7.600 ns )                    ; counter[0]   ; fifo_out[2]~reg0                 ; clock      ; clock    ; None                        ; None                      ; 6.900 ns                ;
; N/A                                     ; 131.58 MHz ( period = 7.600 ns )                    ; counter[0]   ; fifo_out[9]~reg0                 ; clock      ; clock    ; None                        ; None                      ; 6.900 ns                ;
; N/A                                     ; 133.33 MHz ( period = 7.500 ns )                    ; counter[0]   ; fifo_out[0]~reg0                 ; clock      ; clock    ; None                        ; None                      ; 6.800 ns                ;
; N/A                                     ; 133.33 MHz ( period = 7.500 ns )                    ; counter[0]   ; fifo_out[1]~reg0                 ; clock      ; clock    ; None                        ; None                      ; 6.800 ns                ;
; N/A                                     ; 133.33 MHz ( period = 7.500 ns )                    ; counter[0]   ; fifo_out[3]~reg0                 ; clock      ; clock    ; None                        ; None                      ; 6.800 ns                ;
; N/A                                     ; 133.33 MHz ( period = 7.500 ns )                    ; counter[0]   ; fifo_out[4]~reg0                 ; clock      ; clock    ; None                        ; None                      ; 6.800 ns                ;
; N/A                                     ; 133.33 MHz ( period = 7.500 ns )                    ; counter[0]   ; fifo_out[5]~reg0                 ; clock      ; clock    ; None                        ; None                      ; 6.800 ns                ;
; N/A                                     ; 133.33 MHz ( period = 7.500 ns )                    ; counter[0]   ; fifo_out[6]~reg0                 ; clock      ; clock    ; None                        ; None                      ; 6.800 ns                ;
; N/A                                     ; 133.33 MHz ( period = 7.500 ns )                    ; counter[0]   ; fifo_out[7]~reg0                 ; clock      ; clock    ; None                        ; None                      ; 6.800 ns                ;
; N/A                                     ; 133.33 MHz ( period = 7.500 ns )                    ; counter[0]   ; fifo_out[8]~reg0                 ; clock      ; clock    ; None                        ; None                      ; 6.800 ns                ;
; N/A                                     ; 133.33 MHz ( period = 7.500 ns )                    ; counter[0]   ; fifo_out[10]~reg0                ; clock      ; clock    ; None                        ; None                      ; 6.800 ns                ;
; N/A                                     ; 133.33 MHz ( period = 7.500 ns )                    ; counter[0]   ; fifo_out[11]~reg0                ; clock      ; clock    ; None                        ; None                      ; 6.800 ns                ;
; N/A                                     ; 133.33 MHz ( period = 7.500 ns )                    ; counter[0]   ; fifo_out[12]~reg0                ; clock      ; clock    ; None                        ; None                      ; 6.800 ns                ;
; N/A                                     ; 133.33 MHz ( period = 7.500 ns )                    ; counter[0]   ; fifo_out[13]~reg0                ; clock      ; clock    ; None                        ; None                      ; 6.800 ns                ;
; N/A                                     ; 133.33 MHz ( period = 7.500 ns )                    ; counter[0]   ; fifo_out[14]~reg0                ; clock      ; clock    ; None                        ; None                      ; 6.800 ns                ;
; N/A                                     ; 136.99 MHz ( period = 7.300 ns )                    ; counter[0]   ; altdpram:ram_rtl_0|q[1]~reg_ra3  ; clock      ; clock    ; None                        ; None                      ; 6.100 ns                ;
; N/A                                     ; 136.99 MHz ( period = 7.300 ns )                    ; counter[0]   ; altdpram:ram_rtl_0|q[1]~reg_ra2  ; clock      ; clock    ; None                        ; None                      ; 6.100 ns                ;
; N/A                                     ; 136.99 MHz ( period = 7.300 ns )                    ; counter[0]   ; altdpram:ram_rtl_0|q[1]~reg_ra1  ; clock      ; clock    ; None                        ; None                      ; 6.100 ns                ;
; N/A                                     ; 136.99 MHz ( period = 7.300 ns )                    ; counter[0]   ; altdpram:ram_rtl_0|q[3]~reg_ra3  ; clock      ; clock    ; None                        ; None                      ; 6.100 ns                ;
; N/A                                     ; 136.99 MHz ( period = 7.300 ns )                    ; counter[0]   ; altdpram:ram_rtl_0|q[3]~reg_ra2  ; clock      ; clock    ; None                        ; None                      ; 6.100 ns                ;
; N/A                                     ; 136.99 MHz ( period = 7.300 ns )                    ; counter[0]   ; altdpram:ram_rtl_0|q[3]~reg_ra1  ; clock      ; clock    ; None                        ; None                      ; 6.100 ns                ;
; N/A                                     ; 136.99 MHz ( period = 7.300 ns )                    ; counter[0]   ; altdpram:ram_rtl_0|q[5]~reg_ra3  ; clock      ; clock    ; None                        ; None                      ; 6.100 ns                ;
; N/A                                     ; 136.99 MHz ( period = 7.300 ns )                    ; counter[0]   ; altdpram:ram_rtl_0|q[5]~reg_ra2  ; clock      ; clock    ; None                        ; None                      ; 6.100 ns                ;
; N/A                                     ; 136.99 MHz ( period = 7.300 ns )                    ; counter[0]   ; altdpram:ram_rtl_0|q[5]~reg_ra1  ; clock      ; clock    ; None                        ; None                      ; 6.100 ns                ;
; N/A                                     ; 136.99 MHz ( period = 7.300 ns )                    ; counter[0]   ; altdpram:ram_rtl_0|q[7]~reg_ra3  ; clock      ; clock    ; None                        ; None                      ; 6.100 ns                ;
; N/A                                     ; 136.99 MHz ( period = 7.300 ns )                    ; counter[0]   ; altdpram:ram_rtl_0|q[7]~reg_ra2  ; clock      ; clock    ; None                        ; None                      ; 6.100 ns                ;
; N/A                                     ; 136.99 MHz ( period = 7.300 ns )                    ; counter[0]   ; altdpram:ram_rtl_0|q[7]~reg_ra1  ; clock      ; clock    ; None                        ; None                      ; 6.100 ns                ;
; N/A                                     ; 136.99 MHz ( period = 7.300 ns )                    ; counter[0]   ; altdpram:ram_rtl_0|q[9]~reg_ra3  ; clock      ; clock    ; None                        ; None                      ; 6.100 ns                ;
; N/A                                     ; 136.99 MHz ( period = 7.300 ns )                    ; counter[0]   ; altdpram:ram_rtl_0|q[9]~reg_ra2  ; clock      ; clock    ; None                        ; None                      ; 6.100 ns                ;
; N/A                                     ; 136.99 MHz ( period = 7.300 ns )                    ; counter[0]   ; altdpram:ram_rtl_0|q[9]~reg_ra1  ; clock      ; clock    ; None                        ; None                      ; 6.100 ns                ;
; N/A                                     ; 136.99 MHz ( period = 7.300 ns )                    ; counter[0]   ; altdpram:ram_rtl_0|q[11]~reg_ra3 ; clock      ; clock    ; None                        ; None                      ; 6.100 ns                ;
; N/A                                     ; 136.99 MHz ( period = 7.300 ns )                    ; counter[0]   ; altdpram:ram_rtl_0|q[11]~reg_ra2 ; clock      ; clock    ; None                        ; None                      ; 6.100 ns                ;
; N/A                                     ; 136.99 MHz ( period = 7.300 ns )                    ; counter[0]   ; altdpram:ram_rtl_0|q[11]~reg_ra1 ; clock      ; clock    ; None                        ; None                      ; 6.100 ns                ;
; N/A                                     ; 136.99 MHz ( period = 7.300 ns )                    ; counter[0]   ; altdpram:ram_rtl_0|q[13]~reg_ra3 ; clock      ; clock    ; None                        ; None                      ; 6.100 ns                ;
; N/A                                     ; 136.99 MHz ( period = 7.300 ns )                    ; counter[0]   ; altdpram:ram_rtl_0|q[13]~reg_ra2 ; clock      ; clock    ; None                        ; None                      ; 6.100 ns                ;
; N/A                                     ; 136.99 MHz ( period = 7.300 ns )                    ; counter[0]   ; altdpram:ram_rtl_0|q[13]~reg_ra1 ; clock      ; clock    ; None                        ; None                      ; 6.100 ns                ;
; N/A                                     ; 136.99 MHz ( period = 7.300 ns )                    ; counter[0]   ; altdpram:ram_rtl_0|q[15]~reg_ra3 ; clock      ; clock    ; None                        ; None                      ; 6.100 ns                ;
; N/A                                     ; 136.99 MHz ( period = 7.300 ns )                    ; counter[0]   ; altdpram:ram_rtl_0|q[15]~reg_ra2 ; clock      ; clock    ; None                        ; None                      ; 6.100 ns                ;
; N/A                                     ; 136.99 MHz ( period = 7.300 ns )                    ; counter[0]   ; altdpram:ram_rtl_0|q[15]~reg_ra1 ; clock      ; clock    ; None                        ; None                      ; 6.100 ns                ;
; N/A                                     ; 138.89 MHz ( period = 7.200 ns )                    ; counter[0]   ; altdpram:ram_rtl_0|q[0]~reg_ra3  ; clock      ; clock    ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 138.89 MHz ( period = 7.200 ns )                    ; counter[0]   ; altdpram:ram_rtl_0|q[0]~reg_ra2  ; clock      ; clock    ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 138.89 MHz ( period = 7.200 ns )                    ; counter[0]   ; altdpram:ram_rtl_0|q[0]~reg_ra1  ; clock      ; clock    ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 138.89 MHz ( period = 7.200 ns )                    ; counter[0]   ; altdpram:ram_rtl_0|q[2]~reg_ra3  ; clock      ; clock    ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 138.89 MHz ( period = 7.200 ns )                    ; counter[0]   ; altdpram:ram_rtl_0|q[2]~reg_ra2  ; clock      ; clock    ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 138.89 MHz ( period = 7.200 ns )                    ; counter[0]   ; altdpram:ram_rtl_0|q[2]~reg_ra1  ; clock      ; clock    ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 138.89 MHz ( period = 7.200 ns )                    ; counter[0]   ; altdpram:ram_rtl_0|q[4]~reg_ra3  ; clock      ; clock    ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 138.89 MHz ( period = 7.200 ns )                    ; counter[0]   ; altdpram:ram_rtl_0|q[4]~reg_ra2  ; clock      ; clock    ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 138.89 MHz ( period = 7.200 ns )                    ; counter[0]   ; altdpram:ram_rtl_0|q[4]~reg_ra1  ; clock      ; clock    ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 138.89 MHz ( period = 7.200 ns )                    ; counter[0]   ; altdpram:ram_rtl_0|q[6]~reg_ra3  ; clock      ; clock    ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 138.89 MHz ( period = 7.200 ns )                    ; counter[0]   ; altdpram:ram_rtl_0|q[6]~reg_ra2  ; clock      ; clock    ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 138.89 MHz ( period = 7.200 ns )                    ; counter[0]   ; altdpram:ram_rtl_0|q[6]~reg_ra1  ; clock      ; clock    ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 138.89 MHz ( period = 7.200 ns )                    ; counter[0]   ; altdpram:ram_rtl_0|q[8]~reg_ra3  ; clock      ; clock    ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 138.89 MHz ( period = 7.200 ns )                    ; counter[0]   ; altdpram:ram_rtl_0|q[8]~reg_ra2  ; clock      ; clock    ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 138.89 MHz ( period = 7.200 ns )                    ; counter[0]   ; altdpram:ram_rtl_0|q[8]~reg_ra1  ; clock      ; clock    ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 138.89 MHz ( period = 7.200 ns )                    ; counter[0]   ; altdpram:ram_rtl_0|q[10]~reg_ra3 ; clock      ; clock    ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 138.89 MHz ( period = 7.200 ns )                    ; counter[0]   ; altdpram:ram_rtl_0|q[10]~reg_ra2 ; clock      ; clock    ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 138.89 MHz ( period = 7.200 ns )                    ; counter[0]   ; altdpram:ram_rtl_0|q[10]~reg_ra1 ; clock      ; clock    ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 138.89 MHz ( period = 7.200 ns )                    ; counter[0]   ; altdpram:ram_rtl_0|q[12]~reg_ra3 ; clock      ; clock    ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 138.89 MHz ( period = 7.200 ns )                    ; counter[0]   ; altdpram:ram_rtl_0|q[12]~reg_ra2 ; clock      ; clock    ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 138.89 MHz ( period = 7.200 ns )                    ; counter[0]   ; altdpram:ram_rtl_0|q[12]~reg_ra1 ; clock      ; clock    ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 138.89 MHz ( period = 7.200 ns )                    ; counter[0]   ; altdpram:ram_rtl_0|q[14]~reg_ra3 ; clock      ; clock    ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 138.89 MHz ( period = 7.200 ns )                    ; counter[0]   ; altdpram:ram_rtl_0|q[14]~reg_ra2 ; clock      ; clock    ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 138.89 MHz ( period = 7.200 ns )                    ; counter[0]   ; altdpram:ram_rtl_0|q[14]~reg_ra1 ; clock      ; clock    ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 140.85 MHz ( period = 7.100 ns )                    ; counter[1]   ; fifo_out[2]~reg0                 ; clock      ; clock    ; None                        ; None                      ; 6.400 ns                ;
; N/A                                     ; 140.85 MHz ( period = 7.100 ns )                    ; counter[2]   ; fifo_out[2]~reg0                 ; clock      ; clock    ; None                        ; None                      ; 6.400 ns                ;
; N/A                                     ; 140.85 MHz ( period = 7.100 ns )                    ; write_ptr[0] ; fifo_out[2]~reg0                 ; clock      ; clock    ; None                        ; None                      ; 6.400 ns                ;
; N/A                                     ; 140.85 MHz ( period = 7.100 ns )                    ; counter[1]   ; fifo_out[9]~reg0                 ; clock      ; clock    ; None                        ; None                      ; 6.400 ns                ;
; N/A                                     ; 140.85 MHz ( period = 7.100 ns )                    ; counter[2]   ; fifo_out[9]~reg0                 ; clock      ; clock    ; None                        ; None                      ; 6.400 ns                ;
; N/A                                     ; 140.85 MHz ( period = 7.100 ns )                    ; write_ptr[0] ; fifo_out[9]~reg0                 ; clock      ; clock    ; None                        ; None                      ; 6.400 ns                ;
; N/A                                     ; 142.86 MHz ( period = 7.000 ns )                    ; counter[1]   ; fifo_out[0]~reg0                 ; clock      ; clock    ; None                        ; None                      ; 6.300 ns                ;
; N/A                                     ; 142.86 MHz ( period = 7.000 ns )                    ; counter[2]   ; fifo_out[0]~reg0                 ; clock      ; clock    ; None                        ; None                      ; 6.300 ns                ;
; N/A                                     ; 142.86 MHz ( period = 7.000 ns )                    ; write_ptr[0] ; fifo_out[0]~reg0                 ; clock      ; clock    ; None                        ; None                      ; 6.300 ns                ;
; N/A                                     ; 142.86 MHz ( period = 7.000 ns )                    ; counter[0]   ; altdpram:ram_rtl_0|q[1]~reg_ra0  ; clock      ; clock    ; None                        ; None                      ; 5.800 ns                ;
; N/A                                     ; 142.86 MHz ( period = 7.000 ns )                    ; counter[1]   ; fifo_out[1]~reg0                 ; clock      ; clock    ; None                        ; None                      ; 6.300 ns                ;
; N/A                                     ; 142.86 MHz ( period = 7.000 ns )                    ; counter[2]   ; fifo_out[1]~reg0                 ; clock      ; clock    ; None                        ; None                      ; 6.300 ns                ;
; N/A                                     ; 142.86 MHz ( period = 7.000 ns )                    ; write_ptr[0] ; fifo_out[1]~reg0                 ; clock      ; clock    ; None                        ; None                      ; 6.300 ns                ;
; N/A                                     ; 142.86 MHz ( period = 7.000 ns )                    ; counter[0]   ; altdpram:ram_rtl_0|q[3]~reg_ra0  ; clock      ; clock    ; None                        ; None                      ; 5.800 ns                ;
; N/A                                     ; 142.86 MHz ( period = 7.000 ns )                    ; counter[1]   ; fifo_out[3]~reg0                 ; clock      ; clock    ; None                        ; None                      ; 6.300 ns                ;
; N/A                                     ; 142.86 MHz ( period = 7.000 ns )                    ; counter[2]   ; fifo_out[3]~reg0                 ; clock      ; clock    ; None                        ; None                      ; 6.300 ns                ;
; N/A                                     ; 142.86 MHz ( period = 7.000 ns )                    ; write_ptr[0] ; fifo_out[3]~reg0                 ; clock      ; clock    ; None                        ; None                      ; 6.300 ns                ;
; N/A                                     ; 142.86 MHz ( period = 7.000 ns )                    ; counter[1]   ; fifo_out[4]~reg0                 ; clock      ; clock    ; None                        ; None                      ; 6.300 ns                ;
; N/A                                     ; 142.86 MHz ( period = 7.000 ns )                    ; counter[2]   ; fifo_out[4]~reg0                 ; clock      ; clock    ; None                        ; None                      ; 6.300 ns                ;
; N/A                                     ; 142.86 MHz ( period = 7.000 ns )                    ; write_ptr[0] ; fifo_out[4]~reg0                 ; clock      ; clock    ; None                        ; None                      ; 6.300 ns                ;
; N/A                                     ; 142.86 MHz ( period = 7.000 ns )                    ; counter[0]   ; altdpram:ram_rtl_0|q[5]~reg_ra0  ; clock      ; clock    ; None                        ; None                      ; 5.800 ns                ;
; N/A                                     ; 142.86 MHz ( period = 7.000 ns )                    ; counter[1]   ; fifo_out[5]~reg0                 ; clock      ; clock    ; None                        ; None                      ; 6.300 ns                ;
; N/A                                     ; 142.86 MHz ( period = 7.000 ns )                    ; counter[2]   ; fifo_out[5]~reg0                 ; clock      ; clock    ; None                        ; None                      ; 6.300 ns                ;
; N/A                                     ; 142.86 MHz ( period = 7.000 ns )                    ; write_ptr[0] ; fifo_out[5]~reg0                 ; clock      ; clock    ; None                        ; None                      ; 6.300 ns                ;
; N/A                                     ; 142.86 MHz ( period = 7.000 ns )                    ; counter[1]   ; fifo_out[6]~reg0                 ; clock      ; clock    ; None                        ; None                      ; 6.300 ns                ;
; N/A                                     ; 142.86 MHz ( period = 7.000 ns )                    ; counter[2]   ; fifo_out[6]~reg0                 ; clock      ; clock    ; None                        ; None                      ; 6.300 ns                ;
; N/A                                     ; 142.86 MHz ( period = 7.000 ns )                    ; write_ptr[0] ; fifo_out[6]~reg0                 ; clock      ; clock    ; None                        ; None                      ; 6.300 ns                ;
; N/A                                     ; 142.86 MHz ( period = 7.000 ns )                    ; counter[0]   ; altdpram:ram_rtl_0|q[7]~reg_ra0  ; clock      ; clock    ; None                        ; None                      ; 5.800 ns                ;
; N/A                                     ; 142.86 MHz ( period = 7.000 ns )                    ; counter[1]   ; fifo_out[7]~reg0                 ; clock      ; clock    ; None                        ; None                      ; 6.300 ns                ;
; N/A                                     ; 142.86 MHz ( period = 7.000 ns )                    ; counter[2]   ; fifo_out[7]~reg0                 ; clock      ; clock    ; None                        ; None                      ; 6.300 ns                ;
; N/A                                     ; 142.86 MHz ( period = 7.000 ns )                    ; write_ptr[0] ; fifo_out[7]~reg0                 ; clock      ; clock    ; None                        ; None                      ; 6.300 ns                ;
; N/A                                     ; 142.86 MHz ( period = 7.000 ns )                    ; counter[1]   ; fifo_out[8]~reg0                 ; clock      ; clock    ; None                        ; None                      ; 6.300 ns                ;
; N/A                                     ; 142.86 MHz ( period = 7.000 ns )                    ; counter[2]   ; fifo_out[8]~reg0                 ; clock      ; clock    ; None                        ; None                      ; 6.300 ns                ;
; N/A                                     ; 142.86 MHz ( period = 7.000 ns )                    ; write_ptr[0] ; fifo_out[8]~reg0                 ; clock      ; clock    ; None                        ; None                      ; 6.300 ns                ;
; N/A                                     ; 142.86 MHz ( period = 7.000 ns )                    ; counter[0]   ; altdpram:ram_rtl_0|q[9]~reg_ra0  ; clock      ; clock    ; None                        ; None                      ; 5.800 ns                ;
; N/A                                     ; 142.86 MHz ( period = 7.000 ns )                    ; counter[1]   ; fifo_out[10]~reg0                ; clock      ; clock    ; None                        ; None                      ; 6.300 ns                ;
; N/A                                     ; 142.86 MHz ( period = 7.000 ns )                    ; counter[2]   ; fifo_out[10]~reg0                ; clock      ; clock    ; None                        ; None                      ; 6.300 ns                ;
; N/A                                     ; 142.86 MHz ( period = 7.000 ns )                    ; write_ptr[0] ; fifo_out[10]~reg0                ; clock      ; clock    ; None                        ; None                      ; 6.300 ns                ;
; N/A                                     ; 142.86 MHz ( period = 7.000 ns )                    ; counter[0]   ; altdpram:ram_rtl_0|q[11]~reg_ra0 ; clock      ; clock    ; None                        ; None                      ; 5.800 ns                ;
; N/A                                     ; 142.86 MHz ( period = 7.000 ns )                    ; counter[1]   ; fifo_out[11]~reg0                ; clock      ; clock    ; None                        ; None                      ; 6.300 ns                ;
; N/A                                     ; 142.86 MHz ( period = 7.000 ns )                    ; counter[2]   ; fifo_out[11]~reg0                ; clock      ; clock    ; None                        ; None                      ; 6.300 ns                ;
; N/A                                     ; 142.86 MHz ( period = 7.000 ns )                    ; write_ptr[0] ; fifo_out[11]~reg0                ; clock      ; clock    ; None                        ; None                      ; 6.300 ns                ;
; N/A                                     ; 142.86 MHz ( period = 7.000 ns )                    ; counter[1]   ; fifo_out[12]~reg0                ; clock      ; clock    ; None                        ; None                      ; 6.300 ns                ;
; N/A                                     ; 142.86 MHz ( period = 7.000 ns )                    ; counter[2]   ; fifo_out[12]~reg0                ; clock      ; clock    ; None                        ; None                      ; 6.300 ns                ;
; N/A                                     ; 142.86 MHz ( period = 7.000 ns )                    ; write_ptr[0] ; fifo_out[12]~reg0                ; clock      ; clock    ; None                        ; None                      ; 6.300 ns                ;
; N/A                                     ; 142.86 MHz ( period = 7.000 ns )                    ; counter[0]   ; altdpram:ram_rtl_0|q[13]~reg_ra0 ; clock      ; clock    ; None                        ; None                      ; 5.800 ns                ;
; N/A                                     ; 142.86 MHz ( period = 7.000 ns )                    ; counter[1]   ; fifo_out[13]~reg0                ; clock      ; clock    ; None                        ; None                      ; 6.300 ns                ;
; N/A                                     ; 142.86 MHz ( period = 7.000 ns )                    ; counter[2]   ; fifo_out[13]~reg0                ; clock      ; clock    ; None                        ; None                      ; 6.300 ns                ;
; N/A                                     ; 142.86 MHz ( period = 7.000 ns )                    ; write_ptr[0] ; fifo_out[13]~reg0                ; clock      ; clock    ; None                        ; None                      ; 6.300 ns                ;
; N/A                                     ; 142.86 MHz ( period = 7.000 ns )                    ; counter[1]   ; fifo_out[14]~reg0                ; clock      ; clock    ; None                        ; None                      ; 6.300 ns                ;
; N/A                                     ; 142.86 MHz ( period = 7.000 ns )                    ; counter[2]   ; fifo_out[14]~reg0                ; clock      ; clock    ; None                        ; None                      ; 6.300 ns                ;
; N/A                                     ; 142.86 MHz ( period = 7.000 ns )                    ; write_ptr[0] ; fifo_out[14]~reg0                ; clock      ; clock    ; None                        ; None                      ; 6.300 ns                ;
; N/A                                     ; 142.86 MHz ( period = 7.000 ns )                    ; counter[0]   ; altdpram:ram_rtl_0|q[15]~reg_ra0 ; clock      ; clock    ; None                        ; None                      ; 5.800 ns                ;
; N/A                                     ; 142.86 MHz ( period = 7.000 ns )                    ; counter[0]   ; fifo_out[15]~reg0                ; clock      ; clock    ; None                        ; None                      ; 6.300 ns                ;
; N/A                                     ; 144.93 MHz ( period = 6.900 ns )                    ; counter[0]   ; altdpram:ram_rtl_0|q[0]~reg_ra0  ; clock      ; clock    ; None                        ; None                      ; 5.700 ns                ;
; N/A                                     ; 144.93 MHz ( period = 6.900 ns )                    ; counter[0]   ; altdpram:ram_rtl_0|q[2]~reg_ra0  ; clock      ; clock    ; None                        ; None                      ; 5.700 ns                ;
; N/A                                     ; 144.93 MHz ( period = 6.900 ns )                    ; read_ptr[0]  ; fifo_out[2]~reg0                 ; clock      ; clock    ; None                        ; None                      ; 6.200 ns                ;
; N/A                                     ; 144.93 MHz ( period = 6.900 ns )                    ; counter[3]   ; fifo_out[2]~reg0                 ; clock      ; clock    ; None                        ; None                      ; 6.200 ns                ;
; N/A                                     ; 144.93 MHz ( period = 6.900 ns )                    ; counter[0]   ; altdpram:ram_rtl_0|q[4]~reg_ra0  ; clock      ; clock    ; None                        ; None                      ; 5.700 ns                ;
; N/A                                     ; 144.93 MHz ( period = 6.900 ns )                    ; counter[0]   ; altdpram:ram_rtl_0|q[6]~reg_ra0  ; clock      ; clock    ; None                        ; None                      ; 5.700 ns                ;
; N/A                                     ; 144.93 MHz ( period = 6.900 ns )                    ; counter[0]   ; altdpram:ram_rtl_0|q[8]~reg_ra0  ; clock      ; clock    ; None                        ; None                      ; 5.700 ns                ;
; N/A                                     ; 144.93 MHz ( period = 6.900 ns )                    ; read_ptr[0]  ; fifo_out[9]~reg0                 ; clock      ; clock    ; None                        ; None                      ; 6.200 ns                ;
; N/A                                     ; 144.93 MHz ( period = 6.900 ns )                    ; counter[3]   ; fifo_out[9]~reg0                 ; clock      ; clock    ; None                        ; None                      ; 6.200 ns                ;
; N/A                                     ; 144.93 MHz ( period = 6.900 ns )                    ; counter[0]   ; altdpram:ram_rtl_0|q[10]~reg_ra0 ; clock      ; clock    ; None                        ; None                      ; 5.700 ns                ;
; N/A                                     ; 144.93 MHz ( period = 6.900 ns )                    ; counter[0]   ; altdpram:ram_rtl_0|q[12]~reg_ra0 ; clock      ; clock    ; None                        ; None                      ; 5.700 ns                ;
; N/A                                     ; 144.93 MHz ( period = 6.900 ns )                    ; counter[0]   ; altdpram:ram_rtl_0|q[14]~reg_ra0 ; clock      ; clock    ; None                        ; None                      ; 5.700 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; counter[1]   ; altdpram:ram_rtl_0|q[1]~reg_ra3  ; clock      ; clock    ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; counter[2]   ; altdpram:ram_rtl_0|q[1]~reg_ra3  ; clock      ; clock    ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; counter[1]   ; altdpram:ram_rtl_0|q[1]~reg_ra2  ; clock      ; clock    ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; counter[2]   ; altdpram:ram_rtl_0|q[1]~reg_ra2  ; clock      ; clock    ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; counter[1]   ; altdpram:ram_rtl_0|q[1]~reg_ra1  ; clock      ; clock    ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; counter[2]   ; altdpram:ram_rtl_0|q[1]~reg_ra1  ; clock      ; clock    ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; read_ptr[0]  ; fifo_out[1]~reg0                 ; clock      ; clock    ; None                        ; None                      ; 6.100 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; counter[3]   ; fifo_out[1]~reg0                 ; clock      ; clock    ; None                        ; None                      ; 6.100 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; counter[1]   ; altdpram:ram_rtl_0|q[3]~reg_ra3  ; clock      ; clock    ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; counter[2]   ; altdpram:ram_rtl_0|q[3]~reg_ra3  ; clock      ; clock    ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; counter[1]   ; altdpram:ram_rtl_0|q[3]~reg_ra2  ; clock      ; clock    ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; counter[2]   ; altdpram:ram_rtl_0|q[3]~reg_ra2  ; clock      ; clock    ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; counter[1]   ; altdpram:ram_rtl_0|q[3]~reg_ra1  ; clock      ; clock    ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; counter[2]   ; altdpram:ram_rtl_0|q[3]~reg_ra1  ; clock      ; clock    ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; read_ptr[0]  ; fifo_out[3]~reg0                 ; clock      ; clock    ; None                        ; None                      ; 6.100 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; counter[3]   ; fifo_out[3]~reg0                 ; clock      ; clock    ; None                        ; None                      ; 6.100 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; read_ptr[0]  ; fifo_out[4]~reg0                 ; clock      ; clock    ; None                        ; None                      ; 6.100 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; counter[3]   ; fifo_out[4]~reg0                 ; clock      ; clock    ; None                        ; None                      ; 6.100 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; counter[1]   ; altdpram:ram_rtl_0|q[5]~reg_ra3  ; clock      ; clock    ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; counter[2]   ; altdpram:ram_rtl_0|q[5]~reg_ra3  ; clock      ; clock    ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; counter[1]   ; altdpram:ram_rtl_0|q[5]~reg_ra2  ; clock      ; clock    ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; counter[2]   ; altdpram:ram_rtl_0|q[5]~reg_ra2  ; clock      ; clock    ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; counter[1]   ; altdpram:ram_rtl_0|q[5]~reg_ra1  ; clock      ; clock    ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; counter[2]   ; altdpram:ram_rtl_0|q[5]~reg_ra1  ; clock      ; clock    ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; read_ptr[0]  ; fifo_out[5]~reg0                 ; clock      ; clock    ; None                        ; None                      ; 6.100 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; counter[3]   ; fifo_out[5]~reg0                 ; clock      ; clock    ; None                        ; None                      ; 6.100 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; read_ptr[0]  ; fifo_out[6]~reg0                 ; clock      ; clock    ; None                        ; None                      ; 6.100 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; counter[3]   ; fifo_out[6]~reg0                 ; clock      ; clock    ; None                        ; None                      ; 6.100 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; counter[1]   ; altdpram:ram_rtl_0|q[7]~reg_ra3  ; clock      ; clock    ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; counter[2]   ; altdpram:ram_rtl_0|q[7]~reg_ra3  ; clock      ; clock    ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; counter[1]   ; altdpram:ram_rtl_0|q[7]~reg_ra2  ; clock      ; clock    ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; counter[2]   ; altdpram:ram_rtl_0|q[7]~reg_ra2  ; clock      ; clock    ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; counter[1]   ; altdpram:ram_rtl_0|q[7]~reg_ra1  ; clock      ; clock    ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; counter[2]   ; altdpram:ram_rtl_0|q[7]~reg_ra1  ; clock      ; clock    ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; read_ptr[0]  ; fifo_out[7]~reg0                 ; clock      ; clock    ; None                        ; None                      ; 6.100 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; counter[3]   ; fifo_out[7]~reg0                 ; clock      ; clock    ; None                        ; None                      ; 6.100 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; read_ptr[0]  ; fifo_out[8]~reg0                 ; clock      ; clock    ; None                        ; None                      ; 6.100 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; counter[3]   ; fifo_out[8]~reg0                 ; clock      ; clock    ; None                        ; None                      ; 6.100 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; counter[1]   ; altdpram:ram_rtl_0|q[9]~reg_ra3  ; clock      ; clock    ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; counter[2]   ; altdpram:ram_rtl_0|q[9]~reg_ra3  ; clock      ; clock    ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; counter[1]   ; altdpram:ram_rtl_0|q[9]~reg_ra2  ; clock      ; clock    ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; counter[2]   ; altdpram:ram_rtl_0|q[9]~reg_ra2  ; clock      ; clock    ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; counter[1]   ; altdpram:ram_rtl_0|q[9]~reg_ra1  ; clock      ; clock    ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; counter[2]   ; altdpram:ram_rtl_0|q[9]~reg_ra1  ; clock      ; clock    ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; read_ptr[0]  ; fifo_out[10]~reg0                ; clock      ; clock    ; None                        ; None                      ; 6.100 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; counter[3]   ; fifo_out[10]~reg0                ; clock      ; clock    ; None                        ; None                      ; 6.100 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; counter[1]   ; altdpram:ram_rtl_0|q[11]~reg_ra3 ; clock      ; clock    ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; counter[2]   ; altdpram:ram_rtl_0|q[11]~reg_ra3 ; clock      ; clock    ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; counter[1]   ; altdpram:ram_rtl_0|q[11]~reg_ra2 ; clock      ; clock    ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; counter[2]   ; altdpram:ram_rtl_0|q[11]~reg_ra2 ; clock      ; clock    ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; counter[1]   ; altdpram:ram_rtl_0|q[11]~reg_ra1 ; clock      ; clock    ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; counter[2]   ; altdpram:ram_rtl_0|q[11]~reg_ra1 ; clock      ; clock    ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; read_ptr[0]  ; fifo_out[11]~reg0                ; clock      ; clock    ; None                        ; None                      ; 6.100 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; counter[3]   ; fifo_out[11]~reg0                ; clock      ; clock    ; None                        ; None                      ; 6.100 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; read_ptr[0]  ; fifo_out[12]~reg0                ; clock      ; clock    ; None                        ; None                      ; 6.100 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; counter[3]   ; fifo_out[12]~reg0                ; clock      ; clock    ; None                        ; None                      ; 6.100 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; counter[1]   ; altdpram:ram_rtl_0|q[13]~reg_ra3 ; clock      ; clock    ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; counter[2]   ; altdpram:ram_rtl_0|q[13]~reg_ra3 ; clock      ; clock    ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; counter[1]   ; altdpram:ram_rtl_0|q[13]~reg_ra2 ; clock      ; clock    ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; counter[2]   ; altdpram:ram_rtl_0|q[13]~reg_ra2 ; clock      ; clock    ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; counter[1]   ; altdpram:ram_rtl_0|q[13]~reg_ra1 ; clock      ; clock    ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; counter[2]   ; altdpram:ram_rtl_0|q[13]~reg_ra1 ; clock      ; clock    ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; read_ptr[0]  ; fifo_out[13]~reg0                ; clock      ; clock    ; None                        ; None                      ; 6.100 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; counter[3]   ; fifo_out[13]~reg0                ; clock      ; clock    ; None                        ; None                      ; 6.100 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; read_ptr[0]  ; fifo_out[14]~reg0                ; clock      ; clock    ; None                        ; None                      ; 6.100 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; counter[3]   ; fifo_out[14]~reg0                ; clock      ; clock    ; None                        ; None                      ; 6.100 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; counter[1]   ; altdpram:ram_rtl_0|q[15]~reg_ra3 ; clock      ; clock    ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; counter[2]   ; altdpram:ram_rtl_0|q[15]~reg_ra3 ; clock      ; clock    ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; counter[1]   ; altdpram:ram_rtl_0|q[15]~reg_ra2 ; clock      ; clock    ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; counter[2]   ; altdpram:ram_rtl_0|q[15]~reg_ra2 ; clock      ; clock    ; None                        ; None                      ; 5.600 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; counter[1]   ; altdpram:ram_rtl_0|q[15]~reg_ra1 ; clock      ; clock    ; None                        ; None                      ; 5.600 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;              ;                                  ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+--------------+----------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; tsu                                                                                                                                                                    ;
+-----------------------------------------+-----------------------------------------------------+------------+-------------+----------------------------------+----------+
; Slack                                   ; Required tsu                                        ; Actual tsu ; From        ; To                               ; To Clock ;
+-----------------------------------------+-----------------------------------------------------+------------+-------------+----------------------------------+----------+
; N/A                                     ; None                                                ; 6.300 ns   ; fifo_in[3]  ; altdpram:ram_rtl_0|q[3]~reg_in   ; clock    ;
; N/A                                     ; None                                                ; 6.100 ns   ; reset       ; altdpram:ram_rtl_0|q[15]~reg_ra0 ; clock    ;
; N/A                                     ; None                                                ; 6.100 ns   ; reset       ; altdpram:ram_rtl_0|q[13]~reg_ra0 ; clock    ;
; N/A                                     ; None                                                ; 6.100 ns   ; reset       ; altdpram:ram_rtl_0|q[11]~reg_ra0 ; clock    ;
; N/A                                     ; None                                                ; 6.100 ns   ; reset       ; altdpram:ram_rtl_0|q[9]~reg_ra0  ; clock    ;
; N/A                                     ; None                                                ; 6.100 ns   ; reset       ; altdpram:ram_rtl_0|q[7]~reg_ra0  ; clock    ;
; N/A                                     ; None                                                ; 6.100 ns   ; reset       ; altdpram:ram_rtl_0|q[5]~reg_ra0  ; clock    ;
; N/A                                     ; None                                                ; 6.100 ns   ; reset       ; altdpram:ram_rtl_0|q[3]~reg_ra0  ; clock    ;
; N/A                                     ; None                                                ; 6.100 ns   ; reset       ; altdpram:ram_rtl_0|q[1]~reg_ra0  ; clock    ;
; N/A                                     ; None                                                ; 6.000 ns   ; reset       ; altdpram:ram_rtl_0|q[14]~reg_ra0 ; clock    ;
; N/A                                     ; None                                                ; 6.000 ns   ; reset       ; altdpram:ram_rtl_0|q[12]~reg_ra0 ; clock    ;
; N/A                                     ; None                                                ; 6.000 ns   ; reset       ; altdpram:ram_rtl_0|q[10]~reg_ra0 ; clock    ;
; N/A                                     ; None                                                ; 6.000 ns   ; reset       ; altdpram:ram_rtl_0|q[8]~reg_ra0  ; clock    ;
; N/A                                     ; None                                                ; 6.000 ns   ; reset       ; altdpram:ram_rtl_0|q[6]~reg_ra0  ; clock    ;
; N/A                                     ; None                                                ; 6.000 ns   ; reset       ; altdpram:ram_rtl_0|q[4]~reg_ra0  ; clock    ;
; N/A                                     ; None                                                ; 6.000 ns   ; reset       ; altdpram:ram_rtl_0|q[2]~reg_ra0  ; clock    ;
; N/A                                     ; None                                                ; 6.000 ns   ; reset       ; altdpram:ram_rtl_0|q[0]~reg_ra0  ; clock    ;
; N/A                                     ; None                                                ; 5.900 ns   ; read        ; altdpram:ram_rtl_0|q[15]~reg_ra0 ; clock    ;
; N/A                                     ; None                                                ; 5.900 ns   ; read        ; altdpram:ram_rtl_0|q[13]~reg_ra0 ; clock    ;
; N/A                                     ; None                                                ; 5.900 ns   ; read        ; altdpram:ram_rtl_0|q[11]~reg_ra0 ; clock    ;
; N/A                                     ; None                                                ; 5.900 ns   ; read        ; altdpram:ram_rtl_0|q[9]~reg_ra0  ; clock    ;
; N/A                                     ; None                                                ; 5.900 ns   ; read        ; altdpram:ram_rtl_0|q[7]~reg_ra0  ; clock    ;
; N/A                                     ; None                                                ; 5.900 ns   ; read        ; altdpram:ram_rtl_0|q[5]~reg_ra0  ; clock    ;
; N/A                                     ; None                                                ; 5.900 ns   ; read        ; altdpram:ram_rtl_0|q[3]~reg_ra0  ; clock    ;
; N/A                                     ; None                                                ; 5.900 ns   ; read        ; altdpram:ram_rtl_0|q[1]~reg_ra0  ; clock    ;
; N/A                                     ; None                                                ; 5.800 ns   ; read        ; altdpram:ram_rtl_0|q[14]~reg_ra0 ; clock    ;
; N/A                                     ; None                                                ; 5.800 ns   ; read        ; altdpram:ram_rtl_0|q[12]~reg_ra0 ; clock    ;
; N/A                                     ; None                                                ; 5.800 ns   ; read        ; altdpram:ram_rtl_0|q[10]~reg_ra0 ; clock    ;
; N/A                                     ; None                                                ; 5.800 ns   ; read        ; altdpram:ram_rtl_0|q[8]~reg_ra0  ; clock    ;
; N/A                                     ; None                                                ; 5.800 ns   ; read        ; altdpram:ram_rtl_0|q[6]~reg_ra0  ; clock    ;
; N/A                                     ; None                                                ; 5.800 ns   ; read        ; altdpram:ram_rtl_0|q[4]~reg_ra0  ; clock    ;
; N/A                                     ; None                                                ; 5.800 ns   ; read        ; altdpram:ram_rtl_0|q[2]~reg_ra0  ; clock    ;
; N/A                                     ; None                                                ; 5.800 ns   ; read        ; altdpram:ram_rtl_0|q[0]~reg_ra0  ; clock    ;
; N/A                                     ; None                                                ; 5.700 ns   ; fifo_in[0]  ; altdpram:ram_rtl_0|q[0]~reg_in   ; clock    ;
; N/A                                     ; None                                                ; 5.700 ns   ; fifo_in[1]  ; altdpram:ram_rtl_0|q[1]~reg_in   ; clock    ;
; N/A                                     ; None                                                ; 5.700 ns   ; fifo_in[5]  ; altdpram:ram_rtl_0|q[5]~reg_in   ; clock    ;
; N/A                                     ; None                                                ; 5.700 ns   ; fifo_in[7]  ; altdpram:ram_rtl_0|q[7]~reg_in   ; clock    ;
; N/A                                     ; None                                                ; 5.700 ns   ; fifo_in[9]  ; altdpram:ram_rtl_0|q[9]~reg_in   ; clock    ;
; N/A                                     ; None                                                ; 5.500 ns   ; fifo_in[6]  ; altdpram:ram_rtl_0|q[6]~reg_in   ; clock    ;
; N/A                                     ; None                                                ; 5.500 ns   ; fifo_in[8]  ; altdpram:ram_rtl_0|q[8]~reg_in   ; clock    ;
; N/A                                     ; None                                                ; 5.500 ns   ; fifo_in[10] ; altdpram:ram_rtl_0|q[10]~reg_in  ; clock    ;
; N/A                                     ; None                                                ; 5.500 ns   ; fifo_in[12] ; altdpram:ram_rtl_0|q[12]~reg_in  ; clock    ;
; N/A                                     ; None                                                ; 5.400 ns   ; fifo_in[2]  ; altdpram:ram_rtl_0|q[2]~reg_in   ; clock    ;
; N/A                                     ; None                                                ; 5.400 ns   ; fifo_in[4]  ; altdpram:ram_rtl_0|q[4]~reg_in   ; clock    ;
; N/A                                     ; None                                                ; 5.400 ns   ; fifo_in[11] ; altdpram:ram_rtl_0|q[11]~reg_in  ; clock    ;
; N/A                                     ; None                                                ; 5.400 ns   ; fifo_in[13] ; altdpram:ram_rtl_0|q[13]~reg_in  ; clock    ;
; N/A                                     ; None                                                ; 5.100 ns   ; reset       ; altdpram:ram_rtl_0|q[15]~reg_ra1 ; clock    ;
; N/A                                     ; None                                                ; 5.100 ns   ; reset       ; altdpram:ram_rtl_0|q[15]~reg_ra2 ; clock    ;
; N/A                                     ; None                                                ; 5.100 ns   ; reset       ; altdpram:ram_rtl_0|q[15]~reg_ra3 ; clock    ;
; N/A                                     ; None                                                ; 5.100 ns   ; reset       ; altdpram:ram_rtl_0|q[13]~reg_ra1 ; clock    ;
; N/A                                     ; None                                                ; 5.100 ns   ; reset       ; altdpram:ram_rtl_0|q[13]~reg_ra2 ; clock    ;
; N/A                                     ; None                                                ; 5.100 ns   ; reset       ; altdpram:ram_rtl_0|q[13]~reg_ra3 ; clock    ;
; N/A                                     ; None                                                ; 5.100 ns   ; reset       ; altdpram:ram_rtl_0|q[11]~reg_ra1 ; clock    ;
; N/A                                     ; None                                                ; 5.100 ns   ; reset       ; altdpram:ram_rtl_0|q[11]~reg_ra2 ; clock    ;
; N/A                                     ; None                                                ; 5.100 ns   ; reset       ; altdpram:ram_rtl_0|q[11]~reg_ra3 ; clock    ;
; N/A                                     ; None                                                ; 5.100 ns   ; reset       ; altdpram:ram_rtl_0|q[9]~reg_ra1  ; clock    ;
; N/A                                     ; None                                                ; 5.100 ns   ; reset       ; altdpram:ram_rtl_0|q[9]~reg_ra2  ; clock    ;
; N/A                                     ; None                                                ; 5.100 ns   ; reset       ; altdpram:ram_rtl_0|q[9]~reg_ra3  ; clock    ;
; N/A                                     ; None                                                ; 5.100 ns   ; reset       ; altdpram:ram_rtl_0|q[7]~reg_ra1  ; clock    ;
; N/A                                     ; None                                                ; 5.100 ns   ; reset       ; altdpram:ram_rtl_0|q[7]~reg_ra2  ; clock    ;
; N/A                                     ; None                                                ; 5.100 ns   ; reset       ; altdpram:ram_rtl_0|q[7]~reg_ra3  ; clock    ;
; N/A                                     ; None                                                ; 5.100 ns   ; reset       ; altdpram:ram_rtl_0|q[5]~reg_ra1  ; clock    ;
; N/A                                     ; None                                                ; 5.100 ns   ; reset       ; altdpram:ram_rtl_0|q[5]~reg_ra2  ; clock    ;
; N/A                                     ; None                                                ; 5.100 ns   ; reset       ; altdpram:ram_rtl_0|q[5]~reg_ra3  ; clock    ;
; N/A                                     ; None                                                ; 5.100 ns   ; reset       ; altdpram:ram_rtl_0|q[3]~reg_ra1  ; clock    ;
; N/A                                     ; None                                                ; 5.100 ns   ; reset       ; altdpram:ram_rtl_0|q[3]~reg_ra2  ; clock    ;
; N/A                                     ; None                                                ; 5.100 ns   ; reset       ; altdpram:ram_rtl_0|q[3]~reg_ra3  ; clock    ;
; N/A                                     ; None                                                ; 5.100 ns   ; reset       ; altdpram:ram_rtl_0|q[1]~reg_ra1  ; clock    ;
; N/A                                     ; None                                                ; 5.100 ns   ; reset       ; altdpram:ram_rtl_0|q[1]~reg_ra2  ; clock    ;
; N/A                                     ; None                                                ; 5.100 ns   ; reset       ; altdpram:ram_rtl_0|q[1]~reg_ra3  ; clock    ;
; N/A                                     ; None                                                ; 5.000 ns   ; reset       ; altdpram:ram_rtl_0|q[14]~reg_ra1 ; clock    ;
; N/A                                     ; None                                                ; 5.000 ns   ; reset       ; altdpram:ram_rtl_0|q[14]~reg_ra2 ; clock    ;
; N/A                                     ; None                                                ; 5.000 ns   ; reset       ; altdpram:ram_rtl_0|q[14]~reg_ra3 ; clock    ;
; N/A                                     ; None                                                ; 5.000 ns   ; reset       ; altdpram:ram_rtl_0|q[12]~reg_ra1 ; clock    ;
; N/A                                     ; None                                                ; 5.000 ns   ; reset       ; altdpram:ram_rtl_0|q[12]~reg_ra2 ; clock    ;
; N/A                                     ; None                                                ; 5.000 ns   ; reset       ; altdpram:ram_rtl_0|q[12]~reg_ra3 ; clock    ;
; N/A                                     ; None                                                ; 5.000 ns   ; reset       ; altdpram:ram_rtl_0|q[10]~reg_ra1 ; clock    ;
; N/A                                     ; None                                                ; 5.000 ns   ; reset       ; altdpram:ram_rtl_0|q[10]~reg_ra2 ; clock    ;
; N/A                                     ; None                                                ; 5.000 ns   ; reset       ; altdpram:ram_rtl_0|q[10]~reg_ra3 ; clock    ;
; N/A                                     ; None                                                ; 5.000 ns   ; reset       ; altdpram:ram_rtl_0|q[8]~reg_ra1  ; clock    ;
; N/A                                     ; None                                                ; 5.000 ns   ; reset       ; altdpram:ram_rtl_0|q[8]~reg_ra2  ; clock    ;
; N/A                                     ; None                                                ; 5.000 ns   ; reset       ; altdpram:ram_rtl_0|q[8]~reg_ra3  ; clock    ;
; N/A                                     ; None                                                ; 5.000 ns   ; reset       ; altdpram:ram_rtl_0|q[6]~reg_ra1  ; clock    ;
; N/A                                     ; None                                                ; 5.000 ns   ; reset       ; altdpram:ram_rtl_0|q[6]~reg_ra2  ; clock    ;
; N/A                                     ; None                                                ; 5.000 ns   ; reset       ; altdpram:ram_rtl_0|q[6]~reg_ra3  ; clock    ;
; N/A                                     ; None                                                ; 5.000 ns   ; reset       ; altdpram:ram_rtl_0|q[4]~reg_ra1  ; clock    ;
; N/A                                     ; None                                                ; 5.000 ns   ; reset       ; altdpram:ram_rtl_0|q[4]~reg_ra2  ; clock    ;
; N/A                                     ; None                                                ; 5.000 ns   ; reset       ; altdpram:ram_rtl_0|q[4]~reg_ra3  ; clock    ;
; N/A                                     ; None                                                ; 5.000 ns   ; reset       ; altdpram:ram_rtl_0|q[2]~reg_ra1  ; clock    ;
; N/A                                     ; None                                                ; 5.000 ns   ; reset       ; altdpram:ram_rtl_0|q[2]~reg_ra2  ; clock    ;
; N/A                                     ; None                                                ; 5.000 ns   ; reset       ; altdpram:ram_rtl_0|q[2]~reg_ra3  ; clock    ;
; N/A                                     ; None                                                ; 5.000 ns   ; reset       ; altdpram:ram_rtl_0|q[0]~reg_ra1  ; clock    ;
; N/A                                     ; None                                                ; 5.000 ns   ; reset       ; altdpram:ram_rtl_0|q[0]~reg_ra2  ; clock    ;
; N/A                                     ; None                                                ; 5.000 ns   ; reset       ; altdpram:ram_rtl_0|q[0]~reg_ra3  ; clock    ;
; N/A                                     ; None                                                ; 4.900 ns   ; write       ; altdpram:ram_rtl_0|q[15]~reg_ra1 ; clock    ;
; N/A                                     ; None                                                ; 4.900 ns   ; write       ; altdpram:ram_rtl_0|q[15]~reg_ra2 ; clock    ;
; N/A                                     ; None                                                ; 4.900 ns   ; write       ; altdpram:ram_rtl_0|q[15]~reg_ra3 ; clock    ;
; N/A                                     ; None                                                ; 4.900 ns   ; write       ; altdpram:ram_rtl_0|q[13]~reg_ra1 ; clock    ;
; N/A                                     ; None                                                ; 4.900 ns   ; write       ; altdpram:ram_rtl_0|q[13]~reg_ra2 ; clock    ;
; N/A                                     ; None                                                ; 4.900 ns   ; write       ; altdpram:ram_rtl_0|q[13]~reg_ra3 ; clock    ;
; N/A                                     ; None                                                ; 4.900 ns   ; write       ; altdpram:ram_rtl_0|q[11]~reg_ra1 ; clock    ;
; N/A                                     ; None                                                ; 4.900 ns   ; write       ; altdpram:ram_rtl_0|q[11]~reg_ra2 ; clock    ;
; N/A                                     ; None                                                ; 4.900 ns   ; write       ; altdpram:ram_rtl_0|q[11]~reg_ra3 ; clock    ;
; N/A                                     ; None                                                ; 4.900 ns   ; write       ; altdpram:ram_rtl_0|q[9]~reg_ra1  ; clock    ;
; N/A                                     ; None                                                ; 4.900 ns   ; write       ; altdpram:ram_rtl_0|q[9]~reg_ra2  ; clock    ;
; N/A                                     ; None                                                ; 4.900 ns   ; write       ; altdpram:ram_rtl_0|q[9]~reg_ra3  ; clock    ;
; N/A                                     ; None                                                ; 4.900 ns   ; write       ; altdpram:ram_rtl_0|q[7]~reg_ra1  ; clock    ;
; N/A                                     ; None                                                ; 4.900 ns   ; write       ; altdpram:ram_rtl_0|q[7]~reg_ra2  ; clock    ;
; N/A                                     ; None                                                ; 4.900 ns   ; write       ; altdpram:ram_rtl_0|q[7]~reg_ra3  ; clock    ;
; N/A                                     ; None                                                ; 4.900 ns   ; write       ; altdpram:ram_rtl_0|q[5]~reg_ra1  ; clock    ;
; N/A                                     ; None                                                ; 4.900 ns   ; write       ; altdpram:ram_rtl_0|q[5]~reg_ra2  ; clock    ;
; N/A                                     ; None                                                ; 4.900 ns   ; write       ; altdpram:ram_rtl_0|q[5]~reg_ra3  ; clock    ;
; N/A                                     ; None                                                ; 4.900 ns   ; write       ; altdpram:ram_rtl_0|q[3]~reg_ra1  ; clock    ;
; N/A                                     ; None                                                ; 4.900 ns   ; write       ; altdpram:ram_rtl_0|q[3]~reg_ra2  ; clock    ;
; N/A                                     ; None                                                ; 4.900 ns   ; write       ; altdpram:ram_rtl_0|q[3]~reg_ra3  ; clock    ;
; N/A                                     ; None                                                ; 4.900 ns   ; write       ; altdpram:ram_rtl_0|q[1]~reg_ra1  ; clock    ;
; N/A                                     ; None                                                ; 4.900 ns   ; write       ; altdpram:ram_rtl_0|q[1]~reg_ra2  ; clock    ;
; N/A                                     ; None                                                ; 4.900 ns   ; write       ; altdpram:ram_rtl_0|q[1]~reg_ra3  ; clock    ;
; N/A                                     ; None                                                ; 4.800 ns   ; write       ; altdpram:ram_rtl_0|q[14]~reg_ra1 ; clock    ;
; N/A                                     ; None                                                ; 4.800 ns   ; write       ; altdpram:ram_rtl_0|q[14]~reg_ra2 ; clock    ;
; N/A                                     ; None                                                ; 4.800 ns   ; write       ; altdpram:ram_rtl_0|q[14]~reg_ra3 ; clock    ;
; N/A                                     ; None                                                ; 4.800 ns   ; write       ; altdpram:ram_rtl_0|q[12]~reg_ra1 ; clock    ;
; N/A                                     ; None                                                ; 4.800 ns   ; write       ; altdpram:ram_rtl_0|q[12]~reg_ra2 ; clock    ;
; N/A                                     ; None                                                ; 4.800 ns   ; write       ; altdpram:ram_rtl_0|q[12]~reg_ra3 ; clock    ;
; N/A                                     ; None                                                ; 4.800 ns   ; write       ; altdpram:ram_rtl_0|q[10]~reg_ra1 ; clock    ;
; N/A                                     ; None                                                ; 4.800 ns   ; write       ; altdpram:ram_rtl_0|q[10]~reg_ra2 ; clock    ;
; N/A                                     ; None                                                ; 4.800 ns   ; write       ; altdpram:ram_rtl_0|q[10]~reg_ra3 ; clock    ;
; N/A                                     ; None                                                ; 4.800 ns   ; write       ; altdpram:ram_rtl_0|q[8]~reg_ra1  ; clock    ;
; N/A                                     ; None                                                ; 4.800 ns   ; write       ; altdpram:ram_rtl_0|q[8]~reg_ra2  ; clock    ;
; N/A                                     ; None                                                ; 4.800 ns   ; write       ; altdpram:ram_rtl_0|q[8]~reg_ra3  ; clock    ;
; N/A                                     ; None                                                ; 4.800 ns   ; write       ; altdpram:ram_rtl_0|q[6]~reg_ra1  ; clock    ;
; N/A                                     ; None                                                ; 4.800 ns   ; write       ; altdpram:ram_rtl_0|q[6]~reg_ra2  ; clock    ;
; N/A                                     ; None                                                ; 4.800 ns   ; write       ; altdpram:ram_rtl_0|q[6]~reg_ra3  ; clock    ;
; N/A                                     ; None                                                ; 4.800 ns   ; write       ; altdpram:ram_rtl_0|q[4]~reg_ra1  ; clock    ;
; N/A                                     ; None                                                ; 4.800 ns   ; write       ; altdpram:ram_rtl_0|q[4]~reg_ra2  ; clock    ;
; N/A                                     ; None                                                ; 4.800 ns   ; write       ; altdpram:ram_rtl_0|q[4]~reg_ra3  ; clock    ;
; N/A                                     ; None                                                ; 4.800 ns   ; write       ; altdpram:ram_rtl_0|q[2]~reg_ra1  ; clock    ;
; N/A                                     ; None                                                ; 4.800 ns   ; write       ; altdpram:ram_rtl_0|q[2]~reg_ra2  ; clock    ;
; N/A                                     ; None                                                ; 4.800 ns   ; write       ; altdpram:ram_rtl_0|q[2]~reg_ra3  ; clock    ;
; N/A                                     ; None                                                ; 4.800 ns   ; write       ; altdpram:ram_rtl_0|q[0]~reg_ra1  ; clock    ;
; N/A                                     ; None                                                ; 4.800 ns   ; write       ; altdpram:ram_rtl_0|q[0]~reg_ra2  ; clock    ;
; N/A                                     ; None                                                ; 4.800 ns   ; write       ; altdpram:ram_rtl_0|q[0]~reg_ra3  ; clock    ;
; N/A                                     ; None                                                ; 4.800 ns   ; read        ; altdpram:ram_rtl_0|q[15]~reg_ra1 ; clock    ;
; N/A                                     ; None                                                ; 4.800 ns   ; read        ; altdpram:ram_rtl_0|q[15]~reg_ra2 ; clock    ;
; N/A                                     ; None                                                ; 4.800 ns   ; read        ; altdpram:ram_rtl_0|q[15]~reg_ra3 ; clock    ;
; N/A                                     ; None                                                ; 4.800 ns   ; read        ; altdpram:ram_rtl_0|q[13]~reg_ra1 ; clock    ;
; N/A                                     ; None                                                ; 4.800 ns   ; read        ; altdpram:ram_rtl_0|q[13]~reg_ra2 ; clock    ;
; N/A                                     ; None                                                ; 4.800 ns   ; read        ; altdpram:ram_rtl_0|q[13]~reg_ra3 ; clock    ;
; N/A                                     ; None                                                ; 4.800 ns   ; read        ; altdpram:ram_rtl_0|q[11]~reg_ra1 ; clock    ;
; N/A                                     ; None                                                ; 4.800 ns   ; read        ; altdpram:ram_rtl_0|q[11]~reg_ra2 ; clock    ;
; N/A                                     ; None                                                ; 4.800 ns   ; read        ; altdpram:ram_rtl_0|q[11]~reg_ra3 ; clock    ;
; N/A                                     ; None                                                ; 4.800 ns   ; read        ; altdpram:ram_rtl_0|q[9]~reg_ra1  ; clock    ;
; N/A                                     ; None                                                ; 4.800 ns   ; read        ; altdpram:ram_rtl_0|q[9]~reg_ra2  ; clock    ;
; N/A                                     ; None                                                ; 4.800 ns   ; read        ; altdpram:ram_rtl_0|q[9]~reg_ra3  ; clock    ;
; N/A                                     ; None                                                ; 4.800 ns   ; read        ; altdpram:ram_rtl_0|q[7]~reg_ra1  ; clock    ;
; N/A                                     ; None                                                ; 4.800 ns   ; read        ; altdpram:ram_rtl_0|q[7]~reg_ra2  ; clock    ;
; N/A                                     ; None                                                ; 4.800 ns   ; read        ; altdpram:ram_rtl_0|q[7]~reg_ra3  ; clock    ;
; N/A                                     ; None                                                ; 4.800 ns   ; read        ; altdpram:ram_rtl_0|q[5]~reg_ra1  ; clock    ;
; N/A                                     ; None                                                ; 4.800 ns   ; read        ; altdpram:ram_rtl_0|q[5]~reg_ra2  ; clock    ;
; N/A                                     ; None                                                ; 4.800 ns   ; read        ; altdpram:ram_rtl_0|q[5]~reg_ra3  ; clock    ;
; N/A                                     ; None                                                ; 4.800 ns   ; read        ; altdpram:ram_rtl_0|q[3]~reg_ra1  ; clock    ;
; N/A                                     ; None                                                ; 4.800 ns   ; read        ; altdpram:ram_rtl_0|q[3]~reg_ra2  ; clock    ;
; N/A                                     ; None                                                ; 4.800 ns   ; read        ; altdpram:ram_rtl_0|q[3]~reg_ra3  ; clock    ;
; N/A                                     ; None                                                ; 4.800 ns   ; read        ; altdpram:ram_rtl_0|q[1]~reg_ra1  ; clock    ;
; N/A                                     ; None                                                ; 4.800 ns   ; read        ; altdpram:ram_rtl_0|q[1]~reg_ra2  ; clock    ;
; N/A                                     ; None                                                ; 4.800 ns   ; read        ; altdpram:ram_rtl_0|q[1]~reg_ra3  ; clock    ;
; N/A                                     ; None                                                ; 4.700 ns   ; fifo_in[4]  ; fifo_out[4]~reg0                 ; clock    ;
; N/A                                     ; None                                                ; 4.700 ns   ; fifo_in[12] ; fifo_out[12]~reg0                ; clock    ;
; N/A                                     ; None                                                ; 4.700 ns   ; fifo_in[13] ; fifo_out[13]~reg0                ; clock    ;
; N/A                                     ; None                                                ; 4.700 ns   ; write       ; altdpram:ram_rtl_0|q[15]~reg_ra0 ; clock    ;
; N/A                                     ; None                                                ; 4.700 ns   ; write       ; altdpram:ram_rtl_0|q[13]~reg_ra0 ; clock    ;
; N/A                                     ; None                                                ; 4.700 ns   ; write       ; altdpram:ram_rtl_0|q[11]~reg_ra0 ; clock    ;
; N/A                                     ; None                                                ; 4.700 ns   ; write       ; altdpram:ram_rtl_0|q[9]~reg_ra0  ; clock    ;
; N/A                                     ; None                                                ; 4.700 ns   ; write       ; altdpram:ram_rtl_0|q[7]~reg_ra0  ; clock    ;
; N/A                                     ; None                                                ; 4.700 ns   ; write       ; altdpram:ram_rtl_0|q[5]~reg_ra0  ; clock    ;
; N/A                                     ; None                                                ; 4.700 ns   ; write       ; altdpram:ram_rtl_0|q[3]~reg_ra0  ; clock    ;
; N/A                                     ; None                                                ; 4.700 ns   ; write       ; altdpram:ram_rtl_0|q[1]~reg_ra0  ; clock    ;
; N/A                                     ; None                                                ; 4.700 ns   ; read        ; altdpram:ram_rtl_0|q[14]~reg_ra1 ; clock    ;
; N/A                                     ; None                                                ; 4.700 ns   ; read        ; altdpram:ram_rtl_0|q[14]~reg_ra2 ; clock    ;
; N/A                                     ; None                                                ; 4.700 ns   ; read        ; altdpram:ram_rtl_0|q[14]~reg_ra3 ; clock    ;
; N/A                                     ; None                                                ; 4.700 ns   ; read        ; altdpram:ram_rtl_0|q[12]~reg_ra1 ; clock    ;
; N/A                                     ; None                                                ; 4.700 ns   ; read        ; altdpram:ram_rtl_0|q[12]~reg_ra2 ; clock    ;
; N/A                                     ; None                                                ; 4.700 ns   ; read        ; altdpram:ram_rtl_0|q[12]~reg_ra3 ; clock    ;
; N/A                                     ; None                                                ; 4.700 ns   ; read        ; altdpram:ram_rtl_0|q[10]~reg_ra1 ; clock    ;
; N/A                                     ; None                                                ; 4.700 ns   ; read        ; altdpram:ram_rtl_0|q[10]~reg_ra2 ; clock    ;
; N/A                                     ; None                                                ; 4.700 ns   ; read        ; altdpram:ram_rtl_0|q[10]~reg_ra3 ; clock    ;
; N/A                                     ; None                                                ; 4.700 ns   ; read        ; altdpram:ram_rtl_0|q[8]~reg_ra1  ; clock    ;
; N/A                                     ; None                                                ; 4.700 ns   ; read        ; altdpram:ram_rtl_0|q[8]~reg_ra2  ; clock    ;
; N/A                                     ; None                                                ; 4.700 ns   ; read        ; altdpram:ram_rtl_0|q[8]~reg_ra3  ; clock    ;
; N/A                                     ; None                                                ; 4.700 ns   ; read        ; altdpram:ram_rtl_0|q[6]~reg_ra1  ; clock    ;
; N/A                                     ; None                                                ; 4.700 ns   ; read        ; altdpram:ram_rtl_0|q[6]~reg_ra2  ; clock    ;
; N/A                                     ; None                                                ; 4.700 ns   ; read        ; altdpram:ram_rtl_0|q[6]~reg_ra3  ; clock    ;
; N/A                                     ; None                                                ; 4.700 ns   ; read        ; altdpram:ram_rtl_0|q[4]~reg_ra1  ; clock    ;
; N/A                                     ; None                                                ; 4.700 ns   ; read        ; altdpram:ram_rtl_0|q[4]~reg_ra2  ; clock    ;
; N/A                                     ; None                                                ; 4.700 ns   ; read        ; altdpram:ram_rtl_0|q[4]~reg_ra3  ; clock    ;
; N/A                                     ; None                                                ; 4.700 ns   ; read        ; altdpram:ram_rtl_0|q[2]~reg_ra1  ; clock    ;
; N/A                                     ; None                                                ; 4.700 ns   ; read        ; altdpram:ram_rtl_0|q[2]~reg_ra2  ; clock    ;
; N/A                                     ; None                                                ; 4.700 ns   ; read        ; altdpram:ram_rtl_0|q[2]~reg_ra3  ; clock    ;
; N/A                                     ; None                                                ; 4.700 ns   ; read        ; altdpram:ram_rtl_0|q[0]~reg_ra1  ; clock    ;
; N/A                                     ; None                                                ; 4.700 ns   ; read        ; altdpram:ram_rtl_0|q[0]~reg_ra2  ; clock    ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;             ;                                  ;          ;
+-----------------------------------------+-----------------------------------------------------+------------+-------------+----------------------------------+----------+


+-----------------------------------------------------------------------------------+
; tco                                                                               ;
+-------+--------------+------------+-------------------+--------------+------------+
; Slack ; Required tco ; Actual tco ; From              ; To           ; From Clock ;
+-------+--------------+------------+-------------------+--------------+------------+
; N/A   ; None         ; 7.800 ns   ; counter[0]        ; fifo_full    ; clock      ;
; N/A   ; None         ; 7.800 ns   ; counter[0]        ; fifo_half    ; clock      ;
; N/A   ; None         ; 7.800 ns   ; counter[0]        ; fifo_empty   ; clock      ;
; N/A   ; None         ; 7.500 ns   ; counter[3]        ; fifo_half    ; clock      ;
; N/A   ; None         ; 7.400 ns   ; counter[1]        ; fifo_half    ; clock      ;
; N/A   ; None         ; 7.300 ns   ; counter[1]        ; fifo_full    ; clock      ;
; N/A   ; None         ; 7.300 ns   ; counter[2]        ; fifo_full    ; clock      ;
; N/A   ; None         ; 7.300 ns   ; counter[1]        ; fifo_empty   ; clock      ;
; N/A   ; None         ; 7.300 ns   ; counter[2]        ; fifo_empty   ; clock      ;
; N/A   ; None         ; 7.200 ns   ; counter[2]        ; fifo_half    ; clock      ;
; N/A   ; None         ; 7.100 ns   ; counter[3]        ; fifo_full    ; clock      ;
; N/A   ; None         ; 7.100 ns   ; counter[3]        ; fifo_empty   ; clock      ;
; N/A   ; None         ; 6.900 ns   ; fifo_out[10]~reg0 ; fifo_out[10] ; clock      ;
; N/A   ; None         ; 6.900 ns   ; fifo_out[12]~reg0 ; fifo_out[12] ; clock      ;
; N/A   ; None         ; 6.300 ns   ; fifo_out[2]~reg0  ; fifo_out[2]  ; clock      ;
; N/A   ; None         ; 6.300 ns   ; fifo_out[4]~reg0  ; fifo_out[4]  ; clock      ;
; N/A   ; None         ; 6.300 ns   ; fifo_out[6]~reg0  ; fifo_out[6]  ; clock      ;
; N/A   ; None         ; 6.300 ns   ; fifo_out[8]~reg0  ; fifo_out[8]  ; clock      ;
; N/A   ; None         ; 6.300 ns   ; fifo_out[11]~reg0 ; fifo_out[11] ; clock      ;
; N/A   ; None         ; 6.300 ns   ; fifo_out[13]~reg0 ; fifo_out[13] ; clock      ;
; N/A   ; None         ; 6.300 ns   ; fifo_out[14]~reg0 ; fifo_out[14] ; clock      ;
; N/A   ; None         ; 5.700 ns   ; fifo_out[0]~reg0  ; fifo_out[0]  ; clock      ;
; N/A   ; None         ; 5.700 ns   ; fifo_out[1]~reg0  ; fifo_out[1]  ; clock      ;
; N/A   ; None         ; 5.700 ns   ; fifo_out[3]~reg0  ; fifo_out[3]  ; clock      ;
; N/A   ; None         ; 5.700 ns   ; fifo_out[5]~reg0  ; fifo_out[5]  ; clock      ;
; N/A   ; None         ; 5.700 ns   ; fifo_out[7]~reg0  ; fifo_out[7]  ; clock      ;
; N/A   ; None         ; 5.700 ns   ; fifo_out[9]~reg0  ; fifo_out[9]  ; clock      ;
; N/A   ; None         ; 5.700 ns   ; fifo_out[15]~reg0 ; fifo_out[15] ; clock      ;
+-------+--------------+------------+-------------------+--------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; th                                                                                                                                                                    ;
+-----------------------------------------+-----------------------------------------------------+-----------+-------------+----------------------------------+----------+
; Minimum Slack                           ; Required th                                         ; Actual th ; From        ; To                               ; To Clock ;
+-----------------------------------------+-----------------------------------------------------+-----------+-------------+----------------------------------+----------+
; N/A                                     ; None                                                ; -0.100 ns ; write       ; counter[0]                       ; clock    ;
; N/A                                     ; None                                                ; -0.100 ns ; read        ; counter[0]                       ; clock    ;
; N/A                                     ; None                                                ; -0.200 ns ; write       ; write_ptr[0]                     ; clock    ;
; N/A                                     ; None                                                ; -0.200 ns ; reset       ; read_ptr[0]                      ; clock    ;
; N/A                                     ; None                                                ; -0.200 ns ; reset       ; counter[0]                       ; clock    ;
; N/A                                     ; None                                                ; -0.200 ns ; reset       ; counter[1]                       ; clock    ;
; N/A                                     ; None                                                ; -0.200 ns ; reset       ; counter[2]                       ; clock    ;
; N/A                                     ; None                                                ; -0.200 ns ; reset       ; counter[3]                       ; clock    ;
; N/A                                     ; None                                                ; -0.200 ns ; reset       ; write_ptr[0]                     ; clock    ;
; N/A                                     ; None                                                ; -0.300 ns ; read        ; read_ptr[0]                      ; clock    ;
; N/A                                     ; None                                                ; -0.800 ns ; fifo_in[15] ; fifo_out[15]~reg0                ; clock    ;
; N/A                                     ; None                                                ; -0.900 ns ; fifo_in[14] ; fifo_out[14]~reg0                ; clock    ;
; N/A                                     ; None                                                ; -0.900 ns ; write       ; read_ptr[1]                      ; clock    ;
; N/A                                     ; None                                                ; -0.900 ns ; write       ; read_ptr[2]                      ; clock    ;
; N/A                                     ; None                                                ; -0.900 ns ; write       ; read_ptr[3]                      ; clock    ;
; N/A                                     ; None                                                ; -1.000 ns ; write       ; fifo_out[15]~reg0                ; clock    ;
; N/A                                     ; None                                                ; -1.000 ns ; read        ; counter[3]                       ; clock    ;
; N/A                                     ; None                                                ; -1.100 ns ; write       ; read_ptr[0]                      ; clock    ;
; N/A                                     ; None                                                ; -1.200 ns ; read        ; read_ptr[1]                      ; clock    ;
; N/A                                     ; None                                                ; -1.200 ns ; read        ; read_ptr[2]                      ; clock    ;
; N/A                                     ; None                                                ; -1.200 ns ; read        ; counter[1]                       ; clock    ;
; N/A                                     ; None                                                ; -1.200 ns ; read        ; read_ptr[3]                      ; clock    ;
; N/A                                     ; None                                                ; -1.300 ns ; reset       ; read_ptr[1]                      ; clock    ;
; N/A                                     ; None                                                ; -1.300 ns ; reset       ; read_ptr[2]                      ; clock    ;
; N/A                                     ; None                                                ; -1.300 ns ; reset       ; read_ptr[3]                      ; clock    ;
; N/A                                     ; None                                                ; -1.400 ns ; read        ; counter[2]                       ; clock    ;
; N/A                                     ; None                                                ; -1.500 ns ; write       ; fifo_out[14]~reg0                ; clock    ;
; N/A                                     ; None                                                ; -1.500 ns ; write       ; fifo_out[13]~reg0                ; clock    ;
; N/A                                     ; None                                                ; -1.500 ns ; write       ; fifo_out[12]~reg0                ; clock    ;
; N/A                                     ; None                                                ; -1.500 ns ; write       ; fifo_out[11]~reg0                ; clock    ;
; N/A                                     ; None                                                ; -1.500 ns ; write       ; fifo_out[10]~reg0                ; clock    ;
; N/A                                     ; None                                                ; -1.500 ns ; write       ; fifo_out[8]~reg0                 ; clock    ;
; N/A                                     ; None                                                ; -1.500 ns ; write       ; fifo_out[7]~reg0                 ; clock    ;
; N/A                                     ; None                                                ; -1.500 ns ; write       ; fifo_out[6]~reg0                 ; clock    ;
; N/A                                     ; None                                                ; -1.500 ns ; write       ; fifo_out[5]~reg0                 ; clock    ;
; N/A                                     ; None                                                ; -1.500 ns ; write       ; fifo_out[4]~reg0                 ; clock    ;
; N/A                                     ; None                                                ; -1.500 ns ; write       ; fifo_out[3]~reg0                 ; clock    ;
; N/A                                     ; None                                                ; -1.500 ns ; write       ; fifo_out[1]~reg0                 ; clock    ;
; N/A                                     ; None                                                ; -1.500 ns ; write       ; fifo_out[0]~reg0                 ; clock    ;
; N/A                                     ; None                                                ; -1.600 ns ; write       ; counter[1]                       ; clock    ;
; N/A                                     ; None                                                ; -1.600 ns ; write       ; counter[2]                       ; clock    ;
; N/A                                     ; None                                                ; -1.600 ns ; write       ; counter[3]                       ; clock    ;
; N/A                                     ; None                                                ; -1.600 ns ; write       ; fifo_out[9]~reg0                 ; clock    ;
; N/A                                     ; None                                                ; -1.600 ns ; write       ; fifo_out[2]~reg0                 ; clock    ;
; N/A                                     ; None                                                ; -1.700 ns ; write       ; altdpram:ram_rtl_0|q[15]~reg_wa3 ; clock    ;
; N/A                                     ; None                                                ; -1.700 ns ; write       ; altdpram:ram_rtl_0|q[13]~reg_wa3 ; clock    ;
; N/A                                     ; None                                                ; -1.700 ns ; write       ; altdpram:ram_rtl_0|q[13]~reg_in  ; clock    ;
; N/A                                     ; None                                                ; -1.700 ns ; write       ; altdpram:ram_rtl_0|q[11]~reg_wa3 ; clock    ;
; N/A                                     ; None                                                ; -1.700 ns ; write       ; altdpram:ram_rtl_0|q[9]~reg_wa3  ; clock    ;
; N/A                                     ; None                                                ; -1.700 ns ; write       ; altdpram:ram_rtl_0|q[7]~reg_wa3  ; clock    ;
; N/A                                     ; None                                                ; -1.700 ns ; write       ; altdpram:ram_rtl_0|q[5]~reg_wa3  ; clock    ;
; N/A                                     ; None                                                ; -1.700 ns ; write       ; altdpram:ram_rtl_0|q[3]~reg_wa3  ; clock    ;
; N/A                                     ; None                                                ; -1.700 ns ; write       ; altdpram:ram_rtl_0|q[1]~reg_wa3  ; clock    ;
; N/A                                     ; None                                                ; -1.700 ns ; read        ; fifo_out[15]~reg0                ; clock    ;
; N/A                                     ; None                                                ; -1.700 ns ; read        ; fifo_out[11]~reg0                ; clock    ;
; N/A                                     ; None                                                ; -1.700 ns ; read        ; fifo_out[10]~reg0                ; clock    ;
; N/A                                     ; None                                                ; -1.700 ns ; read        ; fifo_out[9]~reg0                 ; clock    ;
; N/A                                     ; None                                                ; -1.700 ns ; read        ; fifo_out[8]~reg0                 ; clock    ;
; N/A                                     ; None                                                ; -1.700 ns ; read        ; fifo_out[5]~reg0                 ; clock    ;
; N/A                                     ; None                                                ; -1.700 ns ; read        ; fifo_out[4]~reg0                 ; clock    ;
; N/A                                     ; None                                                ; -1.700 ns ; read        ; fifo_out[3]~reg0                 ; clock    ;
; N/A                                     ; None                                                ; -1.700 ns ; read        ; fifo_out[2]~reg0                 ; clock    ;
; N/A                                     ; None                                                ; -1.700 ns ; reset       ; fifo_out[5]~reg0                 ; clock    ;
; N/A                                     ; None                                                ; -1.700 ns ; reset       ; fifo_out[4]~reg0                 ; clock    ;
; N/A                                     ; None                                                ; -1.800 ns ; write       ; altdpram:ram_rtl_0|q[15]~reg_wa1 ; clock    ;
; N/A                                     ; None                                                ; -1.800 ns ; write       ; altdpram:ram_rtl_0|q[15]~reg_wa2 ; clock    ;
; N/A                                     ; None                                                ; -1.800 ns ; write       ; altdpram:ram_rtl_0|q[14]~reg_wa1 ; clock    ;
; N/A                                     ; None                                                ; -1.800 ns ; write       ; altdpram:ram_rtl_0|q[14]~reg_wa2 ; clock    ;
; N/A                                     ; None                                                ; -1.800 ns ; write       ; altdpram:ram_rtl_0|q[14]~reg_wa3 ; clock    ;
; N/A                                     ; None                                                ; -1.800 ns ; write       ; altdpram:ram_rtl_0|q[13]~reg_wa1 ; clock    ;
; N/A                                     ; None                                                ; -1.800 ns ; write       ; altdpram:ram_rtl_0|q[13]~reg_wa2 ; clock    ;
; N/A                                     ; None                                                ; -1.800 ns ; write       ; altdpram:ram_rtl_0|q[12]~reg_wa1 ; clock    ;
; N/A                                     ; None                                                ; -1.800 ns ; write       ; altdpram:ram_rtl_0|q[12]~reg_wa2 ; clock    ;
; N/A                                     ; None                                                ; -1.800 ns ; write       ; altdpram:ram_rtl_0|q[12]~reg_wa3 ; clock    ;
; N/A                                     ; None                                                ; -1.800 ns ; write       ; altdpram:ram_rtl_0|q[11]~reg_wa1 ; clock    ;
; N/A                                     ; None                                                ; -1.800 ns ; write       ; altdpram:ram_rtl_0|q[11]~reg_wa2 ; clock    ;
; N/A                                     ; None                                                ; -1.800 ns ; write       ; altdpram:ram_rtl_0|q[11]~reg_in  ; clock    ;
; N/A                                     ; None                                                ; -1.800 ns ; write       ; altdpram:ram_rtl_0|q[10]~reg_wa1 ; clock    ;
; N/A                                     ; None                                                ; -1.800 ns ; write       ; altdpram:ram_rtl_0|q[10]~reg_wa2 ; clock    ;
; N/A                                     ; None                                                ; -1.800 ns ; write       ; altdpram:ram_rtl_0|q[10]~reg_wa3 ; clock    ;
; N/A                                     ; None                                                ; -1.800 ns ; write       ; altdpram:ram_rtl_0|q[10]~reg_in  ; clock    ;
; N/A                                     ; None                                                ; -1.800 ns ; write       ; altdpram:ram_rtl_0|q[9]~reg_wa1  ; clock    ;
; N/A                                     ; None                                                ; -1.800 ns ; write       ; altdpram:ram_rtl_0|q[9]~reg_wa2  ; clock    ;
; N/A                                     ; None                                                ; -1.800 ns ; write       ; altdpram:ram_rtl_0|q[8]~reg_wa1  ; clock    ;
; N/A                                     ; None                                                ; -1.800 ns ; write       ; altdpram:ram_rtl_0|q[8]~reg_wa2  ; clock    ;
; N/A                                     ; None                                                ; -1.800 ns ; write       ; altdpram:ram_rtl_0|q[8]~reg_wa3  ; clock    ;
; N/A                                     ; None                                                ; -1.800 ns ; write       ; altdpram:ram_rtl_0|q[7]~reg_wa1  ; clock    ;
; N/A                                     ; None                                                ; -1.800 ns ; write       ; altdpram:ram_rtl_0|q[7]~reg_wa2  ; clock    ;
; N/A                                     ; None                                                ; -1.800 ns ; write       ; altdpram:ram_rtl_0|q[6]~reg_wa1  ; clock    ;
; N/A                                     ; None                                                ; -1.800 ns ; write       ; altdpram:ram_rtl_0|q[6]~reg_wa2  ; clock    ;
; N/A                                     ; None                                                ; -1.800 ns ; write       ; altdpram:ram_rtl_0|q[6]~reg_wa3  ; clock    ;
; N/A                                     ; None                                                ; -1.800 ns ; write       ; altdpram:ram_rtl_0|q[5]~reg_wa1  ; clock    ;
; N/A                                     ; None                                                ; -1.800 ns ; write       ; altdpram:ram_rtl_0|q[5]~reg_wa2  ; clock    ;
; N/A                                     ; None                                                ; -1.800 ns ; write       ; altdpram:ram_rtl_0|q[4]~reg_wa1  ; clock    ;
; N/A                                     ; None                                                ; -1.800 ns ; write       ; altdpram:ram_rtl_0|q[4]~reg_wa2  ; clock    ;
; N/A                                     ; None                                                ; -1.800 ns ; write       ; altdpram:ram_rtl_0|q[4]~reg_wa3  ; clock    ;
; N/A                                     ; None                                                ; -1.800 ns ; write       ; altdpram:ram_rtl_0|q[4]~reg_in   ; clock    ;
; N/A                                     ; None                                                ; -1.800 ns ; write       ; altdpram:ram_rtl_0|q[3]~reg_wa1  ; clock    ;
; N/A                                     ; None                                                ; -1.800 ns ; write       ; altdpram:ram_rtl_0|q[3]~reg_wa2  ; clock    ;
; N/A                                     ; None                                                ; -1.800 ns ; write       ; altdpram:ram_rtl_0|q[2]~reg_wa1  ; clock    ;
; N/A                                     ; None                                                ; -1.800 ns ; write       ; altdpram:ram_rtl_0|q[2]~reg_wa2  ; clock    ;
; N/A                                     ; None                                                ; -1.800 ns ; write       ; altdpram:ram_rtl_0|q[2]~reg_wa3  ; clock    ;
; N/A                                     ; None                                                ; -1.800 ns ; write       ; altdpram:ram_rtl_0|q[1]~reg_wa1  ; clock    ;
; N/A                                     ; None                                                ; -1.800 ns ; write       ; altdpram:ram_rtl_0|q[1]~reg_wa2  ; clock    ;
; N/A                                     ; None                                                ; -1.800 ns ; write       ; altdpram:ram_rtl_0|q[0]~reg_wa1  ; clock    ;
; N/A                                     ; None                                                ; -1.800 ns ; write       ; altdpram:ram_rtl_0|q[0]~reg_wa2  ; clock    ;
; N/A                                     ; None                                                ; -1.800 ns ; write       ; altdpram:ram_rtl_0|q[0]~reg_wa3  ; clock    ;
; N/A                                     ; None                                                ; -1.800 ns ; read        ; fifo_out[14]~reg0                ; clock    ;
; N/A                                     ; None                                                ; -1.800 ns ; read        ; fifo_out[13]~reg0                ; clock    ;
; N/A                                     ; None                                                ; -1.800 ns ; read        ; fifo_out[12]~reg0                ; clock    ;
; N/A                                     ; None                                                ; -1.800 ns ; read        ; fifo_out[7]~reg0                 ; clock    ;
; N/A                                     ; None                                                ; -1.800 ns ; read        ; fifo_out[6]~reg0                 ; clock    ;
; N/A                                     ; None                                                ; -1.800 ns ; read        ; fifo_out[1]~reg0                 ; clock    ;
; N/A                                     ; None                                                ; -1.800 ns ; read        ; fifo_out[0]~reg0                 ; clock    ;
; N/A                                     ; None                                                ; -1.800 ns ; reset       ; fifo_out[14]~reg0                ; clock    ;
; N/A                                     ; None                                                ; -1.800 ns ; reset       ; fifo_out[13]~reg0                ; clock    ;
; N/A                                     ; None                                                ; -1.800 ns ; reset       ; fifo_out[7]~reg0                 ; clock    ;
; N/A                                     ; None                                                ; -1.800 ns ; reset       ; fifo_out[6]~reg0                 ; clock    ;
; N/A                                     ; None                                                ; -1.800 ns ; reset       ; fifo_out[1]~reg0                 ; clock    ;
; N/A                                     ; None                                                ; -1.800 ns ; reset       ; fifo_out[0]~reg0                 ; clock    ;
; N/A                                     ; None                                                ; -1.900 ns ; write       ; altdpram:ram_rtl_0|q[14]~reg_in  ; clock    ;
; N/A                                     ; None                                                ; -1.900 ns ; write       ; altdpram:ram_rtl_0|q[12]~reg_in  ; clock    ;
; N/A                                     ; None                                                ; -1.900 ns ; write       ; altdpram:ram_rtl_0|q[6]~reg_in   ; clock    ;
; N/A                                     ; None                                                ; -1.900 ns ; write       ; altdpram:ram_rtl_0|q[3]~reg_in   ; clock    ;
; N/A                                     ; None                                                ; -1.900 ns ; read        ; write_ptr[1]                     ; clock    ;
; N/A                                     ; None                                                ; -1.900 ns ; read        ; write_ptr[2]                     ; clock    ;
; N/A                                     ; None                                                ; -1.900 ns ; read        ; write_ptr[3]                     ; clock    ;
; N/A                                     ; None                                                ; -1.900 ns ; reset       ; fifo_out[15]~reg0                ; clock    ;
; N/A                                     ; None                                                ; -1.900 ns ; reset       ; fifo_out[11]~reg0                ; clock    ;
; N/A                                     ; None                                                ; -1.900 ns ; reset       ; fifo_out[10]~reg0                ; clock    ;
; N/A                                     ; None                                                ; -1.900 ns ; reset       ; fifo_out[9]~reg0                 ; clock    ;
; N/A                                     ; None                                                ; -1.900 ns ; reset       ; fifo_out[8]~reg0                 ; clock    ;
; N/A                                     ; None                                                ; -1.900 ns ; reset       ; fifo_out[3]~reg0                 ; clock    ;
; N/A                                     ; None                                                ; -1.900 ns ; reset       ; fifo_out[2]~reg0                 ; clock    ;
; N/A                                     ; None                                                ; -2.000 ns ; read        ; write_ptr[0]                     ; clock    ;
; N/A                                     ; None                                                ; -2.000 ns ; reset       ; fifo_out[12]~reg0                ; clock    ;
; N/A                                     ; None                                                ; -2.100 ns ; fifo_in[14] ; altdpram:ram_rtl_0|q[14]~reg_in  ; clock    ;
; N/A                                     ; None                                                ; -2.100 ns ; write       ; altdpram:ram_rtl_0|q[14]~reg_we0 ; clock    ;
; N/A                                     ; None                                                ; -2.100 ns ; write       ; write_ptr[1]                     ; clock    ;
; N/A                                     ; None                                                ; -2.100 ns ; write       ; write_ptr[2]                     ; clock    ;
; N/A                                     ; None                                                ; -2.100 ns ; write       ; write_ptr[3]                     ; clock    ;
; N/A                                     ; None                                                ; -2.100 ns ; write       ; altdpram:ram_rtl_0|q[12]~reg_we0 ; clock    ;
; N/A                                     ; None                                                ; -2.100 ns ; write       ; altdpram:ram_rtl_0|q[10]~reg_we0 ; clock    ;
; N/A                                     ; None                                                ; -2.100 ns ; write       ; altdpram:ram_rtl_0|q[8]~reg_we0  ; clock    ;
; N/A                                     ; None                                                ; -2.100 ns ; write       ; altdpram:ram_rtl_0|q[6]~reg_we0  ; clock    ;
; N/A                                     ; None                                                ; -2.100 ns ; write       ; altdpram:ram_rtl_0|q[4]~reg_we0  ; clock    ;
; N/A                                     ; None                                                ; -2.100 ns ; write       ; altdpram:ram_rtl_0|q[2]~reg_we0  ; clock    ;
; N/A                                     ; None                                                ; -2.100 ns ; write       ; altdpram:ram_rtl_0|q[0]~reg_we0  ; clock    ;
; N/A                                     ; None                                                ; -2.200 ns ; write       ; altdpram:ram_rtl_0|q[15]~reg_we0 ; clock    ;
; N/A                                     ; None                                                ; -2.200 ns ; write       ; altdpram:ram_rtl_0|q[15]~reg_in  ; clock    ;
; N/A                                     ; None                                                ; -2.200 ns ; write       ; altdpram:ram_rtl_0|q[13]~reg_we0 ; clock    ;
; N/A                                     ; None                                                ; -2.200 ns ; write       ; altdpram:ram_rtl_0|q[11]~reg_we0 ; clock    ;
; N/A                                     ; None                                                ; -2.200 ns ; write       ; altdpram:ram_rtl_0|q[9]~reg_we0  ; clock    ;
; N/A                                     ; None                                                ; -2.200 ns ; write       ; altdpram:ram_rtl_0|q[9]~reg_in   ; clock    ;
; N/A                                     ; None                                                ; -2.200 ns ; write       ; altdpram:ram_rtl_0|q[8]~reg_in   ; clock    ;
; N/A                                     ; None                                                ; -2.200 ns ; write       ; altdpram:ram_rtl_0|q[7]~reg_we0  ; clock    ;
; N/A                                     ; None                                                ; -2.200 ns ; write       ; altdpram:ram_rtl_0|q[7]~reg_in   ; clock    ;
; N/A                                     ; None                                                ; -2.200 ns ; write       ; altdpram:ram_rtl_0|q[5]~reg_we0  ; clock    ;
; N/A                                     ; None                                                ; -2.200 ns ; write       ; altdpram:ram_rtl_0|q[5]~reg_in   ; clock    ;
; N/A                                     ; None                                                ; -2.200 ns ; write       ; altdpram:ram_rtl_0|q[3]~reg_we0  ; clock    ;
; N/A                                     ; None                                                ; -2.200 ns ; write       ; altdpram:ram_rtl_0|q[2]~reg_in   ; clock    ;
; N/A                                     ; None                                                ; -2.200 ns ; write       ; altdpram:ram_rtl_0|q[1]~reg_we0  ; clock    ;
; N/A                                     ; None                                                ; -2.200 ns ; write       ; altdpram:ram_rtl_0|q[1]~reg_in   ; clock    ;
; N/A                                     ; None                                                ; -2.200 ns ; write       ; altdpram:ram_rtl_0|q[0]~reg_in   ; clock    ;
; N/A                                     ; None                                                ; -2.200 ns ; reset       ; write_ptr[1]                     ; clock    ;
; N/A                                     ; None                                                ; -2.200 ns ; reset       ; write_ptr[2]                     ; clock    ;
; N/A                                     ; None                                                ; -2.200 ns ; reset       ; write_ptr[3]                     ; clock    ;
; N/A                                     ; None                                                ; -2.300 ns ; fifo_in[15] ; altdpram:ram_rtl_0|q[15]~reg_in  ; clock    ;
; N/A                                     ; None                                                ; -2.300 ns ; read        ; altdpram:ram_rtl_0|q[14]~reg_we0 ; clock    ;
; N/A                                     ; None                                                ; -2.300 ns ; read        ; altdpram:ram_rtl_0|q[12]~reg_we0 ; clock    ;
; N/A                                     ; None                                                ; -2.300 ns ; read        ; altdpram:ram_rtl_0|q[10]~reg_we0 ; clock    ;
; N/A                                     ; None                                                ; -2.300 ns ; read        ; altdpram:ram_rtl_0|q[8]~reg_we0  ; clock    ;
; N/A                                     ; None                                                ; -2.300 ns ; read        ; altdpram:ram_rtl_0|q[6]~reg_we0  ; clock    ;
; N/A                                     ; None                                                ; -2.300 ns ; read        ; altdpram:ram_rtl_0|q[4]~reg_we0  ; clock    ;
; N/A                                     ; None                                                ; -2.300 ns ; read        ; altdpram:ram_rtl_0|q[2]~reg_we0  ; clock    ;
; N/A                                     ; None                                                ; -2.300 ns ; read        ; altdpram:ram_rtl_0|q[0]~reg_we0  ; clock    ;
; N/A                                     ; None                                                ; -2.400 ns ; read        ; altdpram:ram_rtl_0|q[15]~reg_we0 ; clock    ;
; N/A                                     ; None                                                ; -2.400 ns ; read        ; altdpram:ram_rtl_0|q[13]~reg_we0 ; clock    ;
; N/A                                     ; None                                                ; -2.400 ns ; read        ; altdpram:ram_rtl_0|q[11]~reg_we0 ; clock    ;
; N/A                                     ; None                                                ; -2.400 ns ; read        ; altdpram:ram_rtl_0|q[9]~reg_we0  ; clock    ;
; N/A                                     ; None                                                ; -2.400 ns ; read        ; altdpram:ram_rtl_0|q[7]~reg_we0  ; clock    ;
; N/A                                     ; None                                                ; -2.400 ns ; read        ; altdpram:ram_rtl_0|q[5]~reg_we0  ; clock    ;
; N/A                                     ; None                                                ; -2.400 ns ; read        ; altdpram:ram_rtl_0|q[3]~reg_we0  ; clock    ;
; N/A                                     ; None                                                ; -2.400 ns ; read        ; altdpram:ram_rtl_0|q[1]~reg_we0  ; clock    ;
; N/A                                     ; None                                                ; -2.400 ns ; reset       ; altdpram:ram_rtl_0|q[14]~reg_ra0 ; clock    ;
; N/A                                     ; None                                                ; -2.400 ns ; reset       ; altdpram:ram_rtl_0|q[14]~reg_we0 ; clock    ;
; N/A                                     ; None                                                ; -2.400 ns ; reset       ; altdpram:ram_rtl_0|q[12]~reg_ra0 ; clock    ;
; N/A                                     ; None                                                ; -2.400 ns ; reset       ; altdpram:ram_rtl_0|q[12]~reg_we0 ; clock    ;
; N/A                                     ; None                                                ; -2.400 ns ; reset       ; altdpram:ram_rtl_0|q[10]~reg_ra0 ; clock    ;
; N/A                                     ; None                                                ; -2.400 ns ; reset       ; altdpram:ram_rtl_0|q[10]~reg_we0 ; clock    ;
; N/A                                     ; None                                                ; -2.400 ns ; reset       ; altdpram:ram_rtl_0|q[8]~reg_ra0  ; clock    ;
; N/A                                     ; None                                                ; -2.400 ns ; reset       ; altdpram:ram_rtl_0|q[8]~reg_we0  ; clock    ;
; N/A                                     ; None                                                ; -2.400 ns ; reset       ; altdpram:ram_rtl_0|q[6]~reg_ra0  ; clock    ;
; N/A                                     ; None                                                ; -2.400 ns ; reset       ; altdpram:ram_rtl_0|q[6]~reg_we0  ; clock    ;
; N/A                                     ; None                                                ; -2.400 ns ; reset       ; altdpram:ram_rtl_0|q[4]~reg_ra0  ; clock    ;
; N/A                                     ; None                                                ; -2.400 ns ; reset       ; altdpram:ram_rtl_0|q[4]~reg_we0  ; clock    ;
; N/A                                     ; None                                                ; -2.400 ns ; reset       ; altdpram:ram_rtl_0|q[2]~reg_ra0  ; clock    ;
; N/A                                     ; None                                                ; -2.400 ns ; reset       ; altdpram:ram_rtl_0|q[2]~reg_we0  ; clock    ;
; N/A                                     ; None                                                ; -2.400 ns ; reset       ; altdpram:ram_rtl_0|q[0]~reg_ra0  ; clock    ;
; N/A                                     ; None                                                ; -2.400 ns ; reset       ; altdpram:ram_rtl_0|q[0]~reg_we0  ; clock    ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;           ;             ;                                  ;          ;
+-----------------------------------------+-----------------------------------------------------+-----------+-------------+----------------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Timing Analyzer
    Info: Version 4.2 Build 157 12/07/2004 SJ Full Version
    Info: Processing started: Wed Aug 09 02:35:29 2006
Info: Command: quartus_tan --import_settings_files=off --export_settings_files=off FIFO_16_16 -c FIFO_16_16
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clock" is an undefined clock
Info: Clock "clock" has Internal fmax of 131.58 MHz between source register "counter[0]" and destination register "fifo_out[2]~reg0" (period= 7.6 ns)
    Info: + Longest register to register delay is 6.900 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC1_C18; Fanout = 7; REG Node = 'counter[0]'
        Info: 2: + IC(0.500 ns) + CELL(1.100 ns) = 1.600 ns; Loc. = LC7_C19; Fanout = 10; COMB Node = 'reduce_nor~0'
        Info: 3: + IC(0.500 ns) + CELL(1.100 ns) = 3.200 ns; Loc. = LC4_C20; Fanout = 1; COMB Node = 'Select~4990'
        Info: 4: + IC(0.100 ns) + CELL(0.400 ns) = 3.700 ns; Loc. = LC6_C20; Fanout = 1; COMB Node = 'Select~4991'
        Info: 5: + IC(0.000 ns) + CELL(1.000 ns) = 4.700 ns; Loc. = LC7_C20; Fanout = 32; COMB Node = 'Select~5007'
        Info: 6: + IC(0.700 ns) + CELL(1.000 ns) = 6.400 ns; Loc. = LC8_C16; Fanout = 1; COMB Node = 'Select~4966'
        Info: 7: + IC(0.100 ns) + CELL(0.400 ns) = 6.900 ns; Loc. = LC1_C16; Fanout = 2; REG Node = 'fifo_out[2]~reg0'
        Info: Total cell delay = 5.000 ns ( 72.46 % )
        Info: Total interconnect delay = 1.900 ns ( 27.54 % )
    Info: - Smallest clock skew is 0.000 ns
        Info: + Shortest clock path from clock "clock" to destination register is 1.500 ns
            Info: 1: + IC(0.000 ns) + CELL(1.300 ns) = 1.300 ns; Loc. = PIN_39; Fanout = 204; CLK Node = 'clock'
            Info: 2: + IC(0.200 ns) + CELL(0.000 ns) = 1.500 ns; Loc. = LC1_C16; Fanout = 2; REG Node = 'fifo_out[2]~reg0'
            Info: Total cell delay = 1.300 ns ( 86.67 % )
            Info: Total interconnect delay = 0.200 ns ( 13.33 % )
        Info: - Longest clock path from clock "clock" to source register is 1.500 ns
            Info: 1: + IC(0.000 ns) + CELL(1.300 ns) = 1.300 ns; Loc. = PIN_39; Fanout = 204; CLK Node = 'clock'
            Info: 2: + IC(0.200 ns) + CELL(0.000 ns) = 1.500 ns; Loc. = LC1_C18; Fanout = 7; REG Node = 'counter[0]'
            Info: Total cell delay = 1.300 ns ( 86.67 % )
            Info: Total interconnect delay = 0.200 ns ( 13.33 % )
    Info: + Micro clock to output delay of source is 0.300 ns
    Info: + Micro setup delay of destination is 0.400 ns
Info: tsu for memory "altdpram:ram_rtl_0|q[3]~reg_in" (data pin = "fifo_in[3]", clock pin = "clock") is 6.300 ns
    Info: + Longest pin to memory delay is 6.900 ns
        Info: 1: + IC(0.000 ns) + CELL(2.800 ns) = 2.800 ns; Loc. = PIN_20; Fanout = 2; PIN Node = 'fifo_in[3]'
        Info: 2: + IC(1.400 ns) + CELL(1.000 ns) = 5.200 ns; Loc. = LC1_C1; Fanout = 1; COMB Node = 'Select~276'
        Info: 3: + IC(1.100 ns) + CELL(0.600 ns) = 6.900 ns; Loc. = EC6_C; Fanout = 1; MEM Node = 'altdpram:ram_rtl_0|q[3]~reg_in'
        Info: Total cell delay = 4.400 ns ( 63.77 % )
        Info: Total interconnect delay = 2.500 ns ( 36.23 % )
    Info: + Micro setup delay of destination is 0.900 ns
    Info: - Shortest clock path from clock "clock" to destination memory is 1.500 ns
        Info: 1: + IC(0.000 ns) + CELL(1.300 ns) = 1.300 ns; Loc. = PIN_39; Fanout = 204; CLK Node = 'clock'
        Info: 2: + IC(0.200 ns) + CELL(0.000 ns) = 1.500 ns; Loc. = EC6_C; Fanout = 1; MEM Node = 'altdpram:ram_rtl_0|q[3]~reg_in'
        Info: Total cell delay = 1.300 ns ( 86.67 % )
        Info: Total interconnect delay = 0.200 ns ( 13.33 % )
Info: tco from clock "clock" to destination pin "fifo_full" through register "counter[0]" is 7.800 ns
    Info: + Longest clock path from clock "clock" to source register is 1.500 ns
        Info: 1: + IC(0.000 ns) + CELL(1.300 ns) = 1.300 ns; Loc. = PIN_39; Fanout = 204; CLK Node = 'clock'
        Info: 2: + IC(0.200 ns) + CELL(0.000 ns) = 1.500 ns; Loc. = LC1_C18; Fanout = 7; REG Node = 'counter[0]'
        Info: Total cell delay = 1.300 ns ( 86.67 % )
        Info: Total interconnect delay = 0.200 ns ( 13.33 % )
    Info: + Micro clock to output delay of source is 0.300 ns
    Info: + Longest register to pin delay is 6.000 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC1_C18; Fanout = 7; REG Node = 'counter[0]'
        Info: 2: + IC(0.500 ns) + CELL(1.100 ns) = 1.600 ns; Loc. = LC4_C19; Fanout = 1; COMB Node = 'reduce_nor~4'
        Info: 3: + IC(0.600 ns) + CELL(3.800 ns) = 6.000 ns; Loc. = PIN_21; Fanout = 0; PIN Node = 'fifo_full'
        Info: Total cell delay = 4.900 ns ( 81.67 % )
        Info: Total interconnect delay = 1.100 ns ( 18.33 % )
Info: th for register "counter[0]" (data pin = "write", clock pin = "clock") is -0.100 ns
    Info: + Longest clock path from clock "clock" to destination register is 1.500 ns
        Info: 1: + IC(0.000 ns) + CELL(1.300 ns) = 1.300 ns; Loc. = PIN_39; Fanout = 204; CLK Node = 'clock'
        Info: 2: + IC(0.200 ns) + CELL(0.000 ns) = 1.500 ns; Loc. = LC1_C18; Fanout = 7; REG Node = 'counter[0]'
        Info: Total cell delay = 1.300 ns ( 86.67 % )
        Info: Total interconnect delay = 0.200 ns ( 13.33 % )
    Info: + Micro hold delay of destination is 0.700 ns
    Info: - Shortest pin to register delay is 2.300 ns
        Info: 1: + IC(0.000 ns) + CELL(1.300 ns) = 1.300 ns; Loc. = PIN_91; Fanout = 31; PIN Node = 'write'
        Info: 2: + IC(0.400 ns) + CELL(0.600 ns) = 2.300 ns; Loc. = LC1_C18; Fanout = 7; REG Node = 'counter[0]'
        Info: Total cell delay = 1.900 ns ( 82.61 % )
        Info: Total interconnect delay = 0.400 ns ( 17.39 % )
Info: Quartus II Timing Analyzer was successful. 0 errors, 1 warning
    Info: Processing ended: Wed Aug 09 02:35:31 2006
    Info: Elapsed time: 00:00:03


